PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-177926

(43)Date of publication of application: 24.06.2004

(51)Int.CI.

G09G 3/30 G09G 3/20

H05B 33/14

(21)Application number: 2003-138731

(71)Applicant: SHARP CORP

(22)Date of filing:

16.05.2003

(72)Inventor: NUMAO KOJI

(30)Priority

Priority number : 2002292922

Priority date: 04.10.2002


Priority country: JP

(54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a display device which can prevent the current value from varying among source lines, while a current driver circuit for the electro-optic device is constituted of a low temperature polysilicon TFT or CG silicon TFT.

SOLUTION: A current driver circuit Pj in a driver circuit generates, and maintains, a state where a drive current for an electro-optic device EL1 flows through a current output TFT Q9 and a capacitor C2, using a constant current outputted from a single constant current source Icon during a non-drive controllable period for the pixel Aij. The driver circuit performs the previous operation on each pixel. The current driver circuit Pi then generates the drive current in the maintained circuit state and passes the drive current through a source line Sj to the pixel Ajj which is in a drive controllable period by means of voltage state of the gate line Gi, so as to control the driving of the pixel Aij. Thus, in the pixel Aij receiving the drive current, the drive current flows through the electrooptic device EL1 to effect a display.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

(19) 日本国特許庁(JP)

(12)公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-177926 (P2004-177926A)

(43) 公開日 平成16年6月24日(2004.6.24)

(51) Int.C1.7	F 1			テーマコード (参考)		
GO9G 3/30	GO9G	3/30	J	3K007		
GO9G 3/20	GO9G	3/20 €	811H	5C080		
HO5B 33/14	G09G	3/20 €	812F			
	GO9G	3/20 €	323B		•	
	G09 G	3/20 €	324B			
	審査請求 未	請求 請求項	の数 12 O L	(全 47 頁)	最終頁に続く	
(21) 出願番号	特願2003-138731 (P2003-138731)	(71) 出願人	000005049			
(22) 出顧日	平成15年5月16日 (2003.5.16)		シャープ株式会	注社	•	
(31) 優先権主張番号	特願2002-292922 (P2002-292922)		大阪府大阪市阿	可倍野区長池町	22番22号	
(32) 優先日	平成14年10月4日 (2002.10.4)	(74) 代理人	100080034	•		
(33) 優先権主張国	日本国 (JP)	1	弁理士 原 曽	克三		
		(74) 代理人	100113701	.•	•	
		•	弁理士 木島	隆一		
		(74) 代理人	100116241			
•			弁理士 金子	一郎		
		(72) 発明者	沼尾 孝次			
-			大阪府大阪市阿	可倍野区長池町	[22番22号	


(54) 【発明の名称】表示装置

(57)【要約】

【課題】電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供する。

【解決手段】ドライブ回路の電流ドライブ回路Pjは、画素Aijの駆動制御可能期間外に1つの定電流源Iconから出力される定電流を用いて、電流出力用TFTQ9およびコンデンサC2に電気光学素子EL1の駆動電流が流れる状態を生成してこれを保持する。ドライブ回路はこの動作を各画素に対して行う。そして、電流ドライブ回路Pjは、ゲート配線Giの電位状態によって駆動制御可能期間となった画素Aijに対して、保持した回路状態で駆動電流を生成し、ソース配線Sjを介して伝達することにより、画素Aijを駆動制御する。駆動電流が伝達された画素Aijでは、この駆動電流が電気光学素子EL1に流れて表示を行う。

【選択図】 図17



シャープ株式会社内 Fターム(参考) 3K007 AB02 AB17 BA06 DB03 GA04

JJ04

5C080 AA06 BB05 DD01 DD05 DD29 EE29 FF01 FF07 FF11 JJ03

KK07 KK47

【特許請求の範囲】

【請求項1】

第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を 有する画素と、

上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して上記画素を駆動制御するドライブ回路とを備えた表示装置において

1つの定電流源を備え、

上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動 10制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴とする表示装置。

【請求項2】

上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数 の期間の選択的な組み合わせにより長さが決定されることを特徴とする請求項1に記載の 表示装置。

【請求項3】

上記画素は、

上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第1のアクティブ素子と、

上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時 に上記第1のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する電 圧条件を保持する第1のコンデンサと、

上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記第1のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と、

導通状態となることにより上記画素を上記第1の配線に接続して上記駆動制御可能期間を開始させ、上記第1のコンデンサによる上記電圧条件を上記第1のコンデンサに保持させる第1のスイッチング素子とを備えていることを特徴とする請求項1または2に記載の表示装置。

【請求項4】

上記第1のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状態にある上記第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように設けられた第3の配線を備えており、

上記第1のスイッチング素子は、導通状態となることによって、上記第1の配線を上記第 1のアクティブ素子の電流出力端子に接続することを特徴とする請求項3に記載の表示装 置。

【請求項5】

上記第1のスイッチング素子の導通状態および遮断状態を決める電位を上記第1のスイッチング素子に伝達する第4の配線を備えていることを特徴とする請求項3または4に記載の表示装置。

【請求項6】

上記第1のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチング素子を備えていることを特徴とする請求項3ないし5のいずれかに記載の表示装置。

【請求項7】

第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を 50

20

30

有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制 御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学 素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を 介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示 装置であり、

上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から 出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成 して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する ことを特徴とする表示装置。

【請求項8】

10

第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、 上記電気光学素子と第1のアクティブ素子とを直列に配置し、

上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、

上記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、

上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング 素子を配置し、

上記第1のスイッチング素子の制御端子に第4の配線を接続したことを特徴とする表示装置。

【請求項9】

第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、 上記第1の配線と並行して第3の配線を配置し、

上記電気光学素子と第1のアクティブ素子とを直列に配置し、

上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、

上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、

上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置したことを特徴とする表示装置。

【請求項10】

上記電気光学素子と上記第1のアクティブ素子との間に第2のスイッチング素子を配置したことを特徴とする請求項8または9に記載の表示装置。

【請求項11】

30

上記第2のスイッチング素子の制御端子に第4の配線を接続したことを特徴とする請求項 10に記載の表示装置。

【請求項12】

上記第3の配線に接続される第2のコンデンサと、

上記第3の配線と第1の電位配線との間に配置された第3のスイッチング素子と、

上記第2のコンデンサの他方端子と上記第1の配線との間に配置された第4のスイッチング素子と、

上記第2のコンデンサの他方端子と第2の電位配線との間に配置された第5のスイッチング素子とを備えたことを特徴とする請求項9ないし11のいずれかに記載の表示装置。

【発明の詳細な説明】

40

[0001]

【発明の属する技術分野】

本発明は、有機EL (Electro Luminescence) ディスプレイやFED (Field Emission Display) 等の電流駆動素子を用いた表示装置に関するものである。

[0002]

【従来の技術】

近年、有機ELディスプレイやFEDディスプレイの研究開発が活発に行われている。特に有機ELディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やPDA (Personal Digital Assistants) などの携帯機器用として注目されている

[0003]

この有機ELディスプレイは単純マトリックス型から商品化が始まったが、将来アクティブマトリックス型が主流になると考えられている。この有機EL用アクティブ素子は、アモルファスシリコンTFTでも実現可能であるが、ドライブ回路も同時に形成できて、より小型のTFTで有機ELを駆動できる(TFTの移動度が高い)、単結晶シリコンTFTやポリシリコンTFTやCG(Continuous Grain)シリコンTFTが有力視されている。特に、直視型ディスプレイ用としてガラス基板上に形成できる低温ポリシリコンTFTやCGシリコンTFTが好まれている。

[0004]

この低温ポリシリコンやCGシリコンを用いたアクティブマトリックス型有機ELの画素 10 回路は、非特許文献 1 等で参照されているように、基本的に図23に示すように2つのTFT素子Qa・QbとコンデンサCaと有機EL素子ELaとから構成される。

[0005]

即ち、電源配線 V r e f と電源端子 V c o m との間で駆動用 T F T 素子 Q b が 有機 E L 素子 E L a と直列に配置され、その駆動用 T F T 素子 Q b のゲート端子とソース端子との間にコンデンサ C a が接続され、ソース端子は電源配線 V r e f に接続されている。また、選択用 T F T 素子 Q a のゲートはゲート配線 G i に接続されており、ソース・ドレインはソース配線 S j と駆動用 T F T 素子 Q b のゲート端子とを接続するように接続されている。選択用 T F T 素子 Q a を導通状態(O N 状態)として、ソース配線 S j からコンデンサ C a へ電圧を入力することで、駆動用 T F T 素子 Q b の導通抵抗を制御し、有機 E L 素子 E L a に流れる電流を制御し、画素の輝度を制御する構成である。また、その後、選択用 T F T 素子 Q a を非導通状態(O F F 状態)として、コンデンサ C a の電位を保持し、駆動用 T F T 素子 Q b の導通状態を保持し、画素の輝度を維持する構成である。

[0006]

この構成で中間調を表示する状態とする場合、同一の電圧をコンデンサCaへ印加しても、駆動用TFT素子Qbの閾値特性・移動度がバラツけば、有機EL素子ELaを流れる電流値がバラツキ、画素の輝度がバラツくという問題を抱える。

[0007]

そこで、非特許文献 2 で示された画素回路構成を図 2 4 に示す。図 2 4 の回路構成では、 駆動用TFT素子Qbと有機EL素子ELaとの間にスイッチ用TFT素子Qcを配置し 30 、駆動用TFT素子Qbとスイッチ用TFT素子Qcとの接続点と、ソース配線Sjとの間に選択用TFT素子Qaを接続し、スイッチ用TFT素子QcとコンデンサCaの間にスイッチ用TFT素子Qdを配置している。スイッチ用TFT素子Qc・Qdのゲートはゲート配線Giに接続されている。

[0008]

この構成では、スイッチ用TFT素子QcをOFF状態として、選択用TFT素子Qaとスイッチ用TFT素子QdをON状態とすることで、電源配線Vrefよりソース配線Sjへ電流が流れる。この電流量を図示しないソースドライブ回路の電流源で制御することで、駆動用TFT素子Qbのゲート電圧が、駆動用TFT素子Qbの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、選択用TFT素子Qaとスイッチ用TFT素子QdとをOFF状態として、スイッチ用TFT素子QcをON状態とすることで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaへ流れるよう制御される。

[0009]

また、非特許文献3や特許文献1で示された画素回路構成を図25に示す。図25の回路構成では、駆動用TFT素子Qbと電源配線Vrefとの間にスイッチ用TFT素子Qgが、駆動用TFT素子Qbとソース配線Sjの間にスイッチ用TFT素子Qfが、有機EL素子ELaとコンデンサCaとの間に選択用TFT素子Qeが配置されている。スイッチ用TFT素子Qf・Qgおよび選択用TFT素子Qeの各ゲートはゲート配線Giに接 50

続されている。

[0010]

この構成では、スイッチ用TFT素子QgをOFF状態として、選択用TFT素子Qeとスイッチ用TFT素子QfとをON状態とすることで、ソース配線Sjより有機EL素子 ELaへ電流が流れる。この電流量を図示しないソースドライブ回路の電流ドライブ回路 Pjで制御することで、駆動用TFT素子Qbのゲート端子電圧が、駆動用TFT素子Qbの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、スイッチ用TFT素子Qfと選択用TFT素子QeとをOFF状態とし、スイッチ用TFT素子QgをON状態とすることで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された 10電流量が有機EL素子ELaに流れるよう制御される。

[0011]

また、非特許文献4で示された画素回路構成を図26に示す。図26の回路構成では、電源配線Vrefと選択用TFT素子Qaとの間に別の駆動用TFT素子Qiが、選択用TFT素子QaとコンデンサCaとの間にはスイッチ用TFT素子Qhが配置されている。選択用TFT素子Qaのゲートはゲート配線GiAに、スイッチ用TFT素子Qhのゲートはゲート配線GiBにそれぞれ接続されている。この構成では、駆動用TFT素子Qb・Qiがゲート端子を共有するカレントミラー回路を構成し、駆動用TFT素子Qiが選択用TFT素子Qaに接続されている。

[0012]

そして、選択用TFT素子Qaとスイッチ用TFT素子QhとをON状態とすることで、電源配線Vrefからソース配線Sjへ電流を流す。この流れる電流量を図示しないソースドライブ回路の電流ドライブ回路Pjで制御することで、駆動用TFT素子Qiのゲート端子電圧が、駆動用TFT素子Qiの閾値電圧・移動度に依らず、駆動用TFT素子Qiに所定の電流量が流れるような電圧に設定される。そして、スイッチ用TFT素子Qhと選択用TFT素子QaとをOFF状態とすることで、コンデンサCaにこの時の電位が保持され、、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaに流れるよう制御される。

[0013]

なお、CGシリコンTFTの構成に関しては、非特許文献5等で発表されている。また、 CGシリコンTFTプロセスに関しては、非特許文献6等で発表されている。また、有機 EL素子の構成については、非特許文献7等で発表されている。

[0014]

【特許文献1】

特表2002-514320号公報

公表日 2002年5月14日

[0015]

【非特許文献1】

"Active Matrix Addressing of Polymer Light Emitting Diodes Using Low Temperature Poly Silicon TFTs", AM - LCD2000pp249-252

[0016]

【非特許文献2】

"Active Matrix PolyLED Displays". I DW'0 0 p p $2 \ 3 \ 5 - 2 \ 3 \ 8$

[0017]

【非特許文献3】

"Improved Polysilicon TFT Drivers for Light Emitting Polymer Displays", I DW' 0.0 pp 2.4.3 - 2.4.6

[0018]

【非特許文献4】

"13.0-inch AM-OLED Display with Top Emitting Structure and Adaptive Current Mode 50

Programmed Pixel Circuit(TAC)", SID'01pp384-386

[0019]

【非特許文献5】

SID'00 Digest pp.924-927の "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method"半導体エネルギー研究所

[0020]

【非特許文献6】

AM-LCD 2000 pp.25-28の "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display"半導体エネルギー研究所

[0021]

【非特許文献7】

AM-LCD '01 pp.211-2140 "Polymer Light-Emitting Diodes for use in Flatpanel Disp lay"

[0022]

【発明が解決しようとする課題】

しかしながら、ソースドライブ回路をTFTで形成する場合、ソース配線毎に電流源を設けると、その電流源を構成するTFT素子の閾値特性・移動度のバラツキにより、同じ電流を流すつもりでも、ソース配線毎に電流量がばらついてしまう。即ち、ソースドライブ回路を構成するTFT素子自体の特性がばらつくので、その出力電流・電圧がバラツキ、輝度ムラが目立つのである。

[0023]

上記特許文献 1 や、非特許文献 2 ないし 4 では、ソース配線 S j を駆動するためのソースドライブ回路の電流ドライブ回路 P j をどのように構成するか明示されていない。

[0024]

そこで、パネル毎に(またはRGB各色毎に)1つの電流ドライブ回路Pjを設ける方法が考えられるが、このような構成を取ると、電流ドライブ回路Pjに必要とされる出力電流の周波数が高くなり、現状のTFT特性では構成することが困難である。

[0025]

そこで、ソースドライブ回路をTFTで構成せず単結晶ICで構成する方法が考えられるが、これではドライブ回路も同時に形成できるという、低温ポリシリコンTFTやCGシ 30 リコンTFTの特長が生かせなくなる。

[0026]

本発明は上記課題を解決するためになされたものであり、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することを目的とする。

[0027]

【課題を解決するための手段】

本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素と、上記第2の配線の電位 40 状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して上記画素を駆動制御するドライブ回路とを備えた表示装置において、1つの定電流源を備え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴としている。

[0028]

上記の発明によれば、ドライブ回路は、画素の駆動制御可能期間外に1つの定電流源から 50

20

20

出力される定電流を用いて、ドライブ回路内部に電気光学素子の駆動電流が流れる回路状態を生成してこれを保持する。ドライブ回路はこの動作を各画素に対して行うが、ドライブ回路は各画素に共通の定電流源を用いるため、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、各画素に対して設定する駆動電流に正確に対応した回路状態を保持することになる。そして、ドライブ回路は、第2の配線の電位状態によって駆動制御可能期間となった画素に対して、保持した回路状態で駆動電流を生成し、第1の配線を介して伝達することにより、画素を駆動制御する。駆動電流が伝達された画素では、この駆動電流が電気光学素子に流れて表示を行う。

[0029]

また、上記のドライブ回路では、パネル毎にまたはRGB各色毎に1つの電流ドライブ回 10路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記駆動制御可能期間外に1つの定電流源を用いて第1の配線に対応するドライブ回路の駆動電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電流の周波数が高くなることはない。従って、低温ポリシリコンTFTやCGシリコンTFTなどのTFTを用いて構成することができる。

[0030]

この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0031]

さらに本発明の表示装置は、上記課題を解決するために、上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決定されることを特徴としている。

[0032]

上記の発明によれば、一定期間内に設けられた複数の期間から選択的に組み合わせることにより電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができる。

[0033]

さらに本発明の表示装置は、上記課題を解決するために、上記画素は、上記電気光学素子 30 の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第1のアクティブ素子と、上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第1のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する電圧条件を保持する第1のコンデンサと、上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記第1のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と、導通状態となることにより上記画素を上記第1の配線に接続して上記駆動制御可能期間を開始させ、上記第1のコンデンサによる上記電圧条件を上記第1のコンデンサに保持させる第1のスイッチング素子とを備えていることを特徴としている。 40

[0034]

上記の発明によれば、第1のスイッチング素子が導通状態になると、第1のスイッチング素子は画素を第1の配線に接続し、駆動制御可能期間が開始する。この駆動制御可能期間に、第2のアクティブ素子が導通状態となることにより、ドライブ回路から第1のアクティブ素子に駆動電流が伝達され、電気光学素子の電流駆動時に電気光学素子に流す駆動電流を第1のアクティブ素子に生成させるために第1のアクティブ素子に印加する電圧条件が生成される。そして、第2のアクティブ素子が遮断状態となることにより、生成された電圧条件は第1のコンデンサに保持される。さらに、この後に第1のスイッチング素子が遮断状態となることにより、画素は第1の配線から遮断されて駆動制御可能期間が終了し、第1のコンデンサが保持した電圧条件で第1のアクティブ素子から電気光学素子に駆動50

電流が流れる電流駆動が可能になる。

[0035]

以上により、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができ る。

[0036]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のアクティブ素子によ る上記電圧条件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状 態にある上記第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように 設けられた第3の配線を備えており、上記第1のスイッチング素子は、導通状態となるこ とによって、上記第1の配線を上記第1のアクティブ素子の電流出力端子に接続すること 10 を特徴としている。

[0.037]

上記の発明によれば、第2のアクティブ素子が導通状態にあるときには第3の配線から、 第1のスイッチング素子を介さずに第2のアクティブ素子を介して、第1のアクティブ素 子による電圧条件の生成に必要な電位が第1のアクティブ素子に伝達される。そして、第 1のスイッチング素子が導通状態となることによって、第1の配線は第1のアクティブ素 子の電流出力端子に接続される。従って、電気光学素子が閾値電圧を有するダイオード型 の電気光学素子であってこれを暗輝度状態にしたいとき、第3の配線から第2のアクティ ブ素子を介して第1のアクティブ素子に第1のアクティブ素子が遮断状態となるような電 位を伝達し、第1の配線から第1のスイッチング素子を介して第1のアクティブ素子の電 20 流出力端子に、電気光学素子に印加される電圧が閾値電圧以下となるような電位を伝達す ることにより、電気光学素子を完全に暗状態とすることができる。

[0038]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のスイッチング素子の 導通状態および遮断状態を決める電位を上記第1のスイッチング素子に伝達する第4の配 線を備えていることを特徴としている。

[0039]

上記の発明によれば、第2のアクティブ素子の導通状態および遮断状態を決める電位を第 2のアクティブ素子に伝達するのに例えば第2の配線を用いるようにし、第4の配線が第 1のスイッチング素子の導通状態および遮断状態を決める電位を第1のスイッチング素子 30 に伝達する。従って、第1のコンデンサが電圧条件を保持するまでに、生成された電圧が 電圧条件から第1のスイッチング素子のスイッチングによって変化してしまうという悪影 響を回避し、第1のコンデンサが電圧条件を保持した後に第1のスイッチング素子を遮断 状態とすることを確実に行うことができる。

[0040]

また、上記電圧条件を第1のコンデンサに保持させた後、第1の配線とドライブ回路との 間の接続を切り、第1のスイッチング素子を遮断状態とする。

 $[0041]^{\circ}$

その後、第1のアクティブ素子を遮断状態とする場合、第1の配線をOFF電位に接続す る。また、第1のアクティブ素子を導通状態のままとする場合、第1の配線とドライブ回 40 路との間をオープン状態のままとする。

その後、第2のアクティブ素子を遮断状態とする。

[0042]

この場合、電気光学素子へ電流を流すことなく第1のアクティブ素子を遮断状態とするこ とができる。

[0043]

また、第4の配線を備えていることによって、第2のアクティプ素子の状態とは独立に第 1のスイッチング素子の導通状態と遮断状態とを切り替えることができるので、電気光学 素子の電流駆動を行っている最中に第1のアクティプ素子を遮断状態とするような電位を 第2のアクティブ素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御

することができる。

[0044]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のアクティブ素子から 上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチング素子を備えていることを特徴としている。

[0045]

上記の発明によれば、第1のアクティブ素子から電気光学素子へ駆動電流が流れる経路を、第2のスイッチング素子によって導通および遮断することができるので、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。

[0046]

また、本発明の表示装置の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴としている。

[0047]

上記の発明によれば、上記ドライブ回路の駆動電流を1つの定電流源を用いて設定するので、上記ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラッキを抑えられるので好ましい。

[0048]

この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0049]

また、本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交 30 差する各領域に電気光学素子を有する表示装置であって、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置し、上記第1のスイッチング素子の制御端子に第4の配線を接続したことを特徴としている。

[0050]

上記の発明によれば、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる。また、上記第2のアク 40 ティブ素子を非導通状態とすることで、上記電位を保持できる。

[0051]

従って、電気光学素子の電流駆動用ドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0052]

また、本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交 50

差する各領域に電気光学素子を有する表示装置であって、上記第1の配線と並行して第3の配線を配置し、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置したことを特徴としている。

[0053]

上記の発明によれば、第1の配線と第3の配線とを繋ぎ、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を 10 生成できる。

[0 0 5 4]

従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0055]

また、第1の配線と第3の配線とを分離し、第1のスイッチング素子と第2のアクティブ ²⁰ 素子とを導通状態とし、第3の配線に所定の電位を印加することで上記第1のアクティブ 素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を 充分小さくできるので好ましい。

[0056]

また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第1のアクティブ素子との間に第2のスイッチング素子を配置した表示装置である。

[0057]

上記構成によれば、電気光学素子の特性によらず、上記第1のアクティブ素子の出力電流を第1の配線へ導けるので、上記第1の配線と第3の配線との間を導通状態としたとき、第1のアクティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、第1のアクティブ素子の出力電流のバラツキを抑えられて好ましい。

[0058]

また、第1の配線と第3の配線との間を非導通状態とし、第3の配線へ所定の電圧を印加することで第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。

[0059]

また、上記表示装置は、特に、上記第2のスイッチング素子の制御端子に第4の配線を接続した表示装置である。

[0060]

上記構成により、第4の配線の電位状態により、第1のアクティブ素子の導通および遮断 40 とは独立に第2のスイッチング素子を導通および遮断することができるので、第1のアクティブ素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。

[0061]

また、上記表示装置は、特に、上記第1のスイッチング素子と第2のアクティブ素子との導通状態を制御する配線を異ならせた表示装置である。

[0062]

上記構成により、上記第2のアクティブ素子と第1のスイッチング素子を独立に制御できるので、上記第2のアクティブ素子を非導通状態とした後、上記第1のスイッチング素子を非導通状態とできる。その結果、上記第1のアクティブ素子が所定電流を流している状 50

態でその電位を上記第1のコンデンサへ保持でき、その出力電流値のバラツキを抑制でき るので好ましい。

[0063]

また、上記表示装置用にドライバ回路の出力端には、第3の配線に第2のコンデンサを接… 続し、第3の配線と第1の電位配線との間に第3のスイッチング素子を配置し、上記第2 のコンデンサと第1の配線との間に第4のスイッチング素子を配置し、上記第2のコンデ ンサと第2の電位配線との間に第5のスイッチング素子を配置した構成を用いることが好 ましい。

[0064]

上記構成によれば、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線と 10 の間に電位差を発生できる。その結果、上記第1のアクティブ素子へ所望の電流を流すと きの第3配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電 流のバラツキを抑えられるので好ましい。

[0065]

【発明の実施の形態】

以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。

本発明に用いられる各スイッチング素子は低温ポリシリコンTFTやCGシリコンTFT などで構成できるが、以下の実施の形態ではCGシリコンTFTを用いることとする。

[0067]

なお、このCGシリコンTFTの構成に関しては、非特許文献5等で発表されているので 、ここではその詳細な説明は省略する。

[0068]

また、CGシリコンTFTプロセスに関しては、非特許文献6等で発表されているので、 ここではその詳細な説明は省略する。

[0069]

また、以下の実施の形態で用いる電気光学素子である有機EL素子の構成についても、非 特許文献7等で発表されているので、ここではその詳細な説明は省略する。

[0070]

[実施の形態1]

本発明の一実施の形態について、図1ないし図4に基づいて説明すれば以下の通りである

本実施の形態では特に本発明の表示装置が備えるドライブ回路の構成及び駆動方法、画素 構成について説明する。

[0072]

図1に、本実施の形態の表示装置の一部を示す。これは該表示装置のドライブ回路の一部 と画素の一部とを、それぞれの基本構成として示した図である。

[0073]

図1ではm×nのマトリックス状に配置された画素Aijのうち2つの画素のみ描かれて 40 いる。しかし、実際の表示装置はこの画素Aijが縦にm個、横にn個配置されている。 また、カラー表示装置では、1つの画素が3つのドットから構成され、各々のドットに電 気光学素子とその画素回路が配置されるが、図1では説明を簡単にするために、1つの画 素が1つのドットから構成された単色表示装置を示す。

[0074]

図1の画素Aijの回路構成は、全実施の形態で述べる画素構成のうちの第1の画素回路 構成である。各画素Aijはソース配線(第1の配線)Sjとゲート配線(第2の配線) Giとが交差する領域に設けられ、それぞれ電気光学素子EL1、n型のスイッチ用TF T (第1のスイッチング素子) Q1、n型の選択用TFT (第2のアクティブ素子) Q3 、p型の電流出力用TFT(第1のアクティブ素子)Q4、およびコンデンサ(第1のコ 50

ンデンサ) C1とを備えている。

[0075]

電気光学素子EL1はダイオード型の電流駆動型電気光学素子であり、陰極は電源端子V c o mに接続されている。電流出力用TFTQ4は、電源配線Vrefと電源端子Vco mとの間に電気光学素子EL1と直列に接続されており、コンデンサC1はそのゲート電 圧を保持するように電流出力用TFTQ4に接続されている。そのコンデンサC1の電圧 は選択用TFTQ3により設定される。選択用TFTQ3はゲート端子がゲート配線(第 2の配線) Giに接続され、ソース端子・ドレイン端子は電流出力用TFTQ4のゲート 端子と、電流出力用TFTQ4と電気光学素子EL1との接続点とをつなぐように接続さ れている。選択用TFTQ3の導通状態および遮断状態はゲート配線Giの電位状態で決 10 定される。

[0076]

電気光学素子EL1は陽極側で電流出力用TFTQ4と直列に接続され、スイッチ用TF TQ1はそのソース端子・ドレイン端子が上記接続点とソース配線Siとを接続するよう に配置されている。そして、スイッチ用TFTQ1のゲート端子は制御線Wiに接続され ている。スイッチ用TFTQ1の導通状態および遮断状態は制御線Wiの電位状態で決定 される。

[0077]

画素Aiiは、制御線Wiの電位状態がハイになってスイッチ用TFTQ1が導通状態と なることにより、電流ドライブ回路Pjによるソース配線Sjを介した駆動制御が可能な 20 駆動制御可能期間となる。また、制御線Wiの電位状態がローになってスイッチ用TFT Q1が遮断状態となることにより、電流ドライブ回路Pjによるソース配線Sjを介した 駆動制御が不可能な駆動制御可能期間外となる。

[0078]

次に、ドライブ回路の一部である図1の電流ドライブ回路Pjの構成について説明する。 電流ドライブ回路Pjは、電気光学素子EL1を電流駆動するための駆動電流を生成して 画素Aijの駆動制御可能期間にソース配線Sjを介して画素Aijに伝達することによ り画素Aijを駆動制御する。

[0079]

電流ドライブ回路Pjは電流源回路Bjを備えている。電流源回路Bjは、n型のTFT Q6・Q7・Q8、n型の電流設定用TFTQ9、およびコンデンサC2を備えている。 電流出力用TFTQ9は、TFTQ6を介してソース配線Sjに接続されているとともに 、TFTQ7を介して外部の定電流源Iconに接続されている。TFTQ6のゲート端 子は制御配線Djに接続され、制御配線Djの電位によってTFTQ6の導通状態および 遮断状態が決定される。電流設定用TFTQ9のソース端子はGNDに接続されている。 TFTQ7のゲート端子は制御配線Ljに接続され、制御配線Ljの電位によってTFT Q7の導通状態および遮断状態が決定される。

[0080]

また、コンデンサC2は電流設定用TFTQ9のゲート端子とソース端子との間に接続さ れており、その端子間電圧が電流設定用TFTQ9のゲート電圧となる。TFTQ8は電 40 流設定用TFTQ9のゲート端子を定電流源Iconに接続するか否かを決めるスイッチ 用素子である。TFTQ8のゲート端子は制御配線Rjに接続され、制御配線Rjの電位 によってTFTQ8の導通状態および遮断状態が決定される。

[0081]

また、電流ドライブ回路Piはソース配線Sjを電源配線VHに接続するか否かを決める p型のTFTQ5を備えている。TFTQ5のゲート端子は制御配線Djに接続されてい る。

[0082]

上記の構成の電流ドライブ回路Pjと同一の構成のドライブ回路が、ソース配線ごとに電 流ドライブ回路Pj+1、Pj+2、…と備えられている。ただし、定電流源Iconは 50

、各ドライブ回路に共通に1つだけ設けられている。

[0083]

図1のドライブ回路を構成する電流ドライブ回路Pjは、1つの電流源回路Bjから1つの電流ドライブ回路Pjが構成されているので、その出力電流は(外部定電流源Icon により設定された電流値を取るか、OFF電位VHを取るかの)2つの状態を持つ。

[0084]

そして、この電流ドライブ回路PjはこのON状態の電流値でバラツキが最小となるよう電流設定用TFTQ9のゲート幅や長さを設定すればいいので、その出力電流値のバラツキは少なくできる。

[0085]

この電流ドライブ回路Pjの出力電流レベルが2値レベルを取るとき、多階調レベルを得るための駆動方法を図<math>2に示す。

[0086]

即ち、図2では、1つのフレーム期間を3つのフィールド期間に分け、各々のフィールド期間の長さを1:2:4の比に設定する。そして各々のフールド期間の最初に各画素Aijの電流出力用TFTQ4の設定動作を行う。その結果、1フレーム期間の間に、各画素Aijの電気光学素子EL1を流れる電流は3回変化可能であり、各々の表示期間の比率が1:2:4となるので、8つの異なる電荷総量が与えられ、8階調表示が可能となる。DjおよびG1~G8の欄の1、2、3はそれぞれ、1ビット目、2ビット目、および3ビット目のデータに対応して駆動されることを示している。

[0087]

そして、図2に示すように、第3フィールドの表示状態を設定した後、各電流ドライブ回路Pjの電流値を順番に再設定する。その結果、次のフレームにおいても各電流ドライブ回路Pjから等しい電流値が出力できるようになる。なお、この図2のタイミングチャートは、表示装置の画素数m×nは8×16の場合に相当する。

[0088]

図2において1) D_j , L_j , R_j の欄に「1」~「16」の数字が入っているのは、この各電流ドライブ回路 P_j の電流設定動作を行うことを示しており、その時のタイミングチャートを図3に示す。

[0089]

この電流設定モードでは、最初に電流ドライブ回路Pjからソース配線Sjへ電流が流れ出ないよう、制御配線Djをロー電位として、電流出力用TFTでもある電流設定用TFTQ9とソース配線Sjとを繋ぐn型TFTQ6をOFF状態とする。そして、この電流ドライブ回路Pjの電流設定用TFTQ9(兼電流出力用TFT)のみに定電流源Iconから電流が流れるよう、この電流ドライブ回路Pjに対応する制御配線Lj,Rjのみをハイ状態とし、他の電流ドライブ回路Pk(j \neq k)に対応する制御配線Lk,Rkをロー状態とする。

[0090]

このとき、電流ドライブ回路P j の電流設定用TFTQ9 (兼電流出力用TFT) のソース端子と定電流源Iconを結ぶn型TFTQ7がON状態となり、コンデンサC2と定 40電流源Iconとを結ぶn型TFTQ8もON状態となり、電流設定用TFTQ9 (兼電流出力用TFT) へ定電流源Iconから定電流が流れ、その電流値によりコンデンサC2の電圧が設定される。

[0091]

その後、制御配線Rjをロー状態とすることでn型TFTQ8を非導通状態として、コンデンサC2の電圧を保持し、制御配線Ljをロー状態とすることで電流ドライブ回路Pjの電流設定を終了し、次の電流ドライブ回路Pj+1の電流設定を行う。その結果、電流ドライブ回路Pjの電流出力用TFTQ9(兼電流設定用TFT)の出力は、その電流出力用TFTQ9の特性バラツキに依らず、定電流源Iconにより設定された電流値が流れるよう設定される。

10

[0092]

このようにして、電流ドライブ回路Pjは、画素Aijに対して駆動制御可能期間外に定電流源Iconから出力される定電流を用いて、ドライブ回路Pj内部に電気光学素子EL1の駆動電流が流れる回路状態を生成して保持し、駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する。そして、画素Aijは、電気光学素子EL1に駆動電流が流れる電流駆動期間の長さに対応して表示状態が決定される。電気光学素子EL1に駆動電流が流れる電流駆動期間は、一定期間内に設けられた3つの期間の選択的な組み合わせにより長さが決定される。

[0093]

図2で1) Dj, Lj, Rjの欄に「1」が示されているタイミングが図3の時間0~T 10 aに相当し、電流ドライブ回路P1に対して上記設定動作を行う時間である。図2で1) Dj, Lj, Rjの欄に「2」が示されているタイミングが図3の時間Ta~2Taに相当し、電流ドライブ回路P2に対して上記設定動作を行う時間である。なお、1) Dj, Lj, Rjの欄がブランクのときは、どの電流ドライブ回路Pjに対しても、上記設定動作を行わない。

[0094]

また、図2において3) Gi, Wiの欄に「1」~「8】の数字が入っているのが、この電流ドライブ回路Pjを用いて各画素Aijの電流を設定する動作であり、その時のタイミングチャートを図4に示す。

[0095]

この画素選択動作では、各選択期間の最初にデータ信号Djを用いて、ソース配線Sjを上記電流出力用TFTQ9に繋ぐか(図4の1)2)では『H』状態で示す)、OFF電位VHに繋ぐか(図4の1)2)では『L』状態で示す)を設定する。次に制御線Wiをハイ状態とし、各画素Aijのスイッチ用TFTQ1をON状態とし、電流出力用TFTQ4からソース配線Sjへ電流が流れるよう設定する。また、ゲート配線Giをハイ状態とし、選択用TFTQ3をON状態とし、電流出力用TFTQ4のゲート端子とソース配線Sjとを導通させる。

[0096]

このとき、データ信号Djがロー状態であれば、ソース配線SjはOFF電位VHに繋がるので、電流出力用TFTQ4のゲート端子の電位は、電流出力用TFTQ4がOFF状 30態となるよう設定される。そして、この後、ゲート配線Giがロー状態となり、選択用TFTQ3がOFF状態となり、電流出力用TFTQ4のゲート電位として、このOFF電位VHが保持される。

[0097]

その後、制御線Wiがロー状態となって、各画素Aijのスイッチ用TFTQ1がOFF 状態となり、電流出力用TFTQ4から電気光学素子EL1へ電流が流れることができる よう設定される。しかしこの場合、電流出力用TFTQ4のゲート電位がOFF電位なの で、電気光学素子EL1に電流が流れない状態が保持される。

[0098]

また、データ信号Djがハイ状態であれば、ソース配線Sjは電流源回路Bjに繋がるので、電流出力用TFTQ4からソース配線Sjを通して、電流源回路Bjへ電流が流れる。このとき、ソース配線Sj電位は、電流出力用TFTQ4 (兼電流設定用TFT)の電流値が、電流源回路Bjの電流値と一致する条件で安定化する。その後、ゲート配線Giがロー状態となって、選択用TFTQ3がOFF状態となれば、電流出力用TFTQ4のゲート端子に付けられたコンデンサC1に、この電圧が保持される。

[0099]

その後、制御線Wiがロー状態となって、電流出力用TFTQ4から電気光学素子EL1へ電流が流れることができるよう設定される。そして、電流源回路Bjにより設定された電流値が電流出力用TFTQ4から電気光学素子EL1へ流れる。

 $[0 \ 1 \ 0 \ 0]$

50

20

このように、電流出力用TFTQ4は、電気光学素子EL1の電流駆動時に駆動電流を生成して電気光学素子EL1に流す。コンデンサC1は、駆動制御可能期間にドライブ回路Pjから伝達された駆動電流を電気光学素子EL1の電流駆動時に電流出力用TFTQ4に生成させるために電流出力用TFTQ4に印加する電圧条件を保持する。選択用TFTQ4に集成させるに、駆動制御可能期間に、導通状態となることによりドライブ回路Pjから電流出力用TFTQ4に駆動電流を伝達させて電流出力用TFTQ4に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件をコンデンサC1に保持させる。スイッチ用TFTQ1は、導通状態となることにより画素Aijをソース配線Sjに接続して駆動制御可能期間を開始させ、コンデンサC1による上記電圧条件の保持後に遮断状態となることにより画素Aijをソース配線Sjから遮断して駆動制御可能期間 10を終了させて電気光学素子EL1の電流駆動を可能にする。

[0101]

なお、上記例では、ドライブ回路Pjから電流出力用TFTQ4に駆動電流を伝達しているのはスイッチ用TFTQ1および選択用TFTQ3がともに導通している期間であり、選択用TFTQ3がゲート配線Giの電位状態によって導通する期間を画素Aijの駆動制御可能期間と見なすこともできる。

[0102]

なお、電流源回路Bjにより設定された電流値が電流出力用TFTQ4から電気光学素子EL1へ流れるとき、電流出力用TFTQ4の出力端子電位は、電気光学素子EL1を流れる電流と、電流出力用TFTQ4を流れる電流とが等しくなるよう上昇する。

[0103]

この制御線Wiがハイ状態からロー状態になるとき、電流出力用TFTQ4からソース配線Sjへ流れる電流量は減少していく。しかし、電流ドライブ回路Pjがソース配線Sjから流れ出る電流量は一定値を保とうとするので、ソース配線Sjの電位は低下していく。一方、電流出力用TFTQ4の出力端子電位は上昇する。もし、この制御線Wiの変化タイミングと前記ゲート配線Giの変化タイミングとが同時であっても、スイッチ用TFTQ1と選択用TFTQ3との閾値特性バラツキが小さく、スイッチ用TFTQ1と選択用TFTQ3とが同時にOFFになれば問題ない。

[0104]

しかし、スイッチ用TFTQ1と選択用TFTQ3との閾値特性バラッキ条件によっては 30、スイッチ用TFTQ1がOFFになってから選択用TFTQ3がOFFとなり、電流出力用TFTQ4からコンデンサC1へ電荷が流れてから、コンデンサC1の電位が電流出力用TFTQ4のドレイン端子から切り離される可能性がある。

[0105]

この場合、制御線Wiがロー状態となったあとに電流出力用TFTQ4から電気光学素子 EL1へ流れる電流値は、電流源回路Bjにより設定された電流値と一致しない。そこで 、本実施の形態で用いる画素回路構成としては、このスイッチ用TFTQ1と選択用TF TQ3とが独立に制御できる構成が望ましい。

[0106]

なお、図2の3) Gi, Wiの欄に「1」が示されているタイミングが図4の時間0~T 40 bに相当し、画素A1 jに対して上記選択動作を行う時間である。図2の3) Gi, Wi の欄に「2」が示されているタイミングが図4の時間Tb~2Tbに相当し、画素A2 jに対して上記選択動作を行う時間である。なお、3) Gi, Wiの欄がブランクのときは、どの画素Ai jに対しても上記選択動作を行わない。

[0107]

このような時間分割階調表示を行う場合も、電気光学素子が電流値に比例した輝度を与えるものであれば、電気光学素子を駆動する画素回路の出力は、電圧出力型より電流出力型 の方が好ましい。

[0108]

これは、図1の画素回路Aijの電流出力用TFTQ4のゲート端子へ同一の電圧を印加 50

しても、周囲温度や電気光学素子の特性パラツキにより、電気光学素子を流れる電流値が変化してしまうからである。一方、電流出力用TFTQ4へ一定電流を流すよう電流出力用TFTQ4のゲート端子電圧を設定すれば、流れる電流値は所期の電流値なので上記問題は起こらない。

[0 1 0 9]

特に、電気光学素子に短絡が起きたとき、電圧出力型では画面全体に渡る電源電圧の低下が起こり、表示品位を著しく損なう。しかし、上記電流出力型では所定の電流値しか流れないので、このように極端な表示品位の低下は現れないので好ましい。

[0 1 1 0]

本実施の形態によれば、電流ドライブ回路Pjでは、パネル毎にまたはRGB各色毎に1つの電流ドライブ回路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記駆動制御可能期間外に1つの定電流源Iconを用いてソース配線に対応するドライブ回路の駆動電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電流の周波数が高くなることはない。従って、低温ポリシリコンTFTやCGシリコンTFTなどのTFTを用いて構成することができる。また、上記ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。

[0111]

この結果、電気光学素子EL1の電流駆動用の電流ドライブ回路Pjを、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線Sj間で電流値がばらつくのを防止することができる。

[0112]

また、一定期間内に設けられた複数の期間から選択的に組み合わせることにより電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができる

[0113]

また、ゲート配線Giは、選択用TFTQ3の導通状態および遮断状態を決める電位を選択用TFTQ3に伝達する。また、制御配線Wiはスイッチ用TFTQ1の導通状態および遮断状態を決める電位をスイッチ用TFTQ1に伝達する。従って、コンデンサC1が電圧条件を保持するまでに、生成された電圧が電圧条件からスイッチ用TFTQ1のスイッチングによって変化してしまうという悪影響を回避し、コンデンサC1が電圧条件を保持した後にスイッチ用TFTQ1を遮断状態とすることを確実に行うことができる。

[0114]

また、スイッチ用TFTQ1の状態とは独立に選択用TFTQ3の導通状態と遮断状態とを切り替えることができるので、電気光学素子EL1の電流駆動を行っている最中に選択用TFTQ3を導通状態とし、電流出力用TFTQ4を遮断状態とできるので、電気光学素子EL1の電流駆動期間の長さを制御することができる。

[0115]

また、電流ドライブ回路Pjは、ソース配線Sjとゲート配線Giが交差する領域に、電気光学素子EL1と電流出力用TFTQ4とコンデンサC1とを配置した表示装置の、ソース配線Sjに繋がるドライブ回路であって、電流ドライブ回路Pjを構成する電流源回路Bjが電流設定モードを持ち、前記電流設定モードにおいて電流源回路Bjへ外部から一定電流を与えることで、その電流源回路Bjの出力電流を設定し、その設定された電流値に基づき電流源回路Bjから電流を出力し、上記電流を出力しないときに一定電圧(電位VH)を出力するドライブ回路構成である。

[0116]

特に、上記電流設定モードにおいて外部から与えられた電流に従い電流源回路BjのコンデンサC2の電位が設定され、そのコンデンサC2の電位により電流源回路Bjの出力電流値が設定されるドライブ回路構成である。

[0117]

上記電流源回路Bjでは、電流設定モードにおいて電流設定用TFTの閾値特性・移動度 と電流設定用TFTQ9を流れる電流値によりコンデンサC2の電位が決定される。また 、コンデンサC2の電位と電流出力用TFTQ9の閾値特性・移動度により電流出力用T FTの出力電流が決まる。

[0118]

そこで、上記電流設定用TFTQ9と電流出力用TFTとを同一のTFTとするか、特性の近似したTFTとすることで、上記電流出力用TFTQ9の閾値特性・移動度の影響がキャンセルされ、低温ポリシリコンTFTやCGシリコンTFTなどのTFT特性バラッキの多い素子を使っても、均一な電流値を得ることができる。

[0119]

この電流源回路 B j は、上記外部から与えられた電流値に対し1対1対応した出力電流を出力するか、全く電流を出力しないかの2値状態を取る。そこで、上記電流源回路 B j を複数用いて1つの電流ドライブ回路 P j を構成し、それら電流源回路 B j の電流出力用 T F T の電流出力の有無を独立に制御すれば、複数レベルの出力電流を得ることができる。また、全く電流を出力しないときには、一定電圧 V H を出力するようにする。

[0120]

ソース配線S j とゲート配線G i とが交差する領域に配置した、電気光学素子EL l を流れる電流値を、上記電流ドライブ回路P j を用いて設定することにより、本発明の課題が解決できる。

[0121]

また、電気光学素子EL1を流れる電流がないときには、一定電圧(OFF電圧)をソース配線Sjへ出力し、電気光学素子EL1へ電流が流れない状態を取らせることができる

[0122]

このようなドライブ回路の電流ドライブ回路Pjを構成する電流源回路Bjは、ゲート端子にコンデンサC2を配置した電流出力用TFTQ9と、コンデンサC2と定電流源Iconとの間を繋ぐスイッチ用TFTQ8と、電流出力用TFTQ9の出力端子と定電流源Iconとの間を繋ぐスイッチ用TFTQ7と、電流出力用TFTQ9の出力端子とソース配線Sjとの間を繋ぐ選択用TFTQ6とから構成することができる。

[0123]

上記回路構成では、電流設定モードにおいて、選択された電流源回路Bjのスイッチ用TFTQ7とQ8とのみをON状態(導通状態)として、その電流源回路Bjの選択用TFTQ6をOFF状態(非導通状態)とし、定電流源Iconから電流出力用TFTQ9とコンデンサC2へ一定電流を流すことができる。

[0124]

この状態でスイッチ用TFTQ8をOFF状態とすることで、コンデンサC2の電位は、電流出力用TFTQ9が定電流源Iconにより設定された電流を流すよう設定される。その後、スイッチ用TFTQ8をOFF状態とし、この電流源回路Bjの電流設定モードを終了し、次の電流源回路Bj+1の電流設定モードに入る。

[0125]

上記回路構成により、前記電流出力用TFTQ9の閾値特性や移動度がバラッイでいても、定電流源Iconにより定められた電流が、電流源回路Bjより出力されるので好ましい。

[0126]

また、上記電流源回路Bjを複数個組み合わせて上記電流源回路Pjを構成することで、 1つの電流源回路Pjより複数の電流レベルを出力できるので好ましい。

[0127]

また、本実施の形態では、上記の通り、電流ドライブ回路Pjの出力電流レベルは複数レベルを取ることが可能であるが、より多くの階調レベルを得る為の駆動方法は、画素Aijが画素電流回路Qijと電気光学素子Lijとから構成され、その画素電流回路Qij

10

20

30

が電流設定モードを持ち、この電流設定モードにおいて前記ドライブ回路の電流ドライブ 回路Pjから画素電流回路Qijへ電流値を与えることで、その画素電流回路Qijの電 流値を設定し、その画素電流設定動作を1フレーム期間に複数回行うことで、その画素A ijに対応する前記電気光学素子Lijの階調表示状態を制御する駆動方法である。

[0 1 2 8]

上記駆動方法により、1フレーム期間に複数回、上記画素電流回路Qijの出力電流値を切り替えることができるので、上記電気光学素子Lijに対し電流ドライブ回路Pjの出力電流値で定められる階調数より、より多くの階調表示を行わせることができる。

[0129]

また、本実施の形態の表示装置における画素電流回路Qijの好ましい第1の構成は、ソ ¹⁰ ース配線Sjとゲート配線Giとが交差する領域に、電気光学素子EL1と電流出力用TFTQ4とコンデンサC1とを配置し、電流出力用TFTQ4のゲート端子にコンデンサC1を配置し、電気光学素子EL1と直列に電流出力用TFTQ4を配置し、電流出力用TFTQ4の出力電流を、電気光学素子EL1へ導くかソース配線Sjへ導くかを切り替える為のスイッチ用TFTQ1を配置し、ソース配線Sjの電位を、電流出力用TFTQ4のゲート端子へ導くか否かを切り替える選択用TFTQ3を配置した構成である。

[0130]

上記構成においては、電気光学素子EL1はダイオード型の非対称電流特性を持つことが 好ましい。

[0131]

上記画素回路構成では、スイッチ用TFTQ1をON状態とし、ソース配線Sjへ電気光学素子EL1の閾値電圧以下となる電圧を印加することで、電流出力用TFTQ4の出力電圧を電気光学素子EL1の閾値電圧以下とし、電気光学素子EL1をOFF状態とし、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流すことができる。

[0 1 3 2]

そのとき、選択用TFTQ3を導通状態とすることで、電流出力用TFTQ4のゲート電圧を上記電流値が流れるゲート電圧Vlowに設定できる。

[0133]

但し、上記電圧VIowが電気光学素子EL1の閾値電圧より大きければ、ソース配線S 30 j から電気光学素子EL1に電流が流れるので、暗輝度が浮いたり、低輝度レベルの階調直線性が狂う等の問題がおこる。しかし、その暗輝度の浮きは差ほど目立たないので表示可能である。

[0134]

また、本実施の形態の表示装置では、ゲート配線Giと並行して制御線Wiが配置され、スイッチ用TFTQ1のゲート端子と、選択用TFTQ3のゲート端子とのうち、一方が制御線Wiに接続され、他方がゲート配線Giに接続された構成が好ましい。

[0135]

上記回路構成では、電流出力用TFTQ4からソース配線Sjへ一定電流が流れている状態で、スイッチ用TFTQ1がON状態からOFF状態へ切り替わるときに、ソース配線 40 Sjへ供給される電流が変化するので、ソース配線Sjの電位が変化する。また、電流出力用TFTQ4の出力端子電位も変化する。

[0136]

そこで、スイッチ用TFTQ1をON状態とし、電流出力用TFTQ4の出力電流をソース配線へ導いている間に、選択用TFTQ3をOFF状態とし、上記電位変動が起こる前にコンデンサC1の電位を確定させ、その後、スイッチ用TFTQ1をOFF状態とし、電流出力用TFTQ4の電流値を安定化させることが好ましい。

[0137]

また、上記回路構成では、選択用TFTQ3をON状態とすることで、コンデンサC1の電位をOFF電位として、電流出力用TFTQ4の出力電流を止めることが可能である。

20

10

20

このことにより、各データの表示時間の長さを制御できて好ましい。

[0138]

[実施の形態2]

本発明の他の実施の形態について、図5および図6に基づいて説明すれば以下の通りであ ………る。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0139]

上記実施の形態1では、ドライブ回路を構成する電流ドライブ回路Pjから2値電流値を 出力する場合の例を示したが、本実施の形態では電流ドライブ回路Pjから多値電流を出 力する場合の例を示す。

[0140]

図5に示すのが、本実施の形態の表示装置における電流ドライブ回路Pjの構成の応用例である。

[0 1 4 1]

図5では、1つのソース配線Sjに対するドライブ回路を構成する電流ドライブ回路Pjが、3つの電流源回路Bj1~Bj3から構成されている。各々の電流源回路Bjは、外部定電流源Iconにより設定された電流値を出力するか否かの2つの出力状態を持つ。電流源回路Bj1~Bj3のそれぞれは、実施の形態1で述べた電流源回路Bj(図1)と同一構成である。

[0.142]

この電流源回路Bj1~Bj3の電流設定動作は、実施の形態1の電流ドライブ回路Pjの電流設定動作と同様である。

[0 1 4 3]

即ち、最初に電流源回路Bi1からソース配線Sjへ電流が流れないよう、制御線Dj1をロー状態として、電流出力用TFTQ9(兼電流設定用TFT)とソース配線Sjとを繋ぐn型TFTQ6をOFF状態とする。

[0144]

そして、定電流源 Iconからこの電流源回路 Bj1に対応する電流設定用 TFTQ9 (兼電流出力用 TFT) のみに電流が流れるよう、この電流源回路 Bj1に対応する制御配線 Lj1, Rj1のみをハイ状態とし、他の電流ドライブ回路 Pk ($j \neq k$) に対応する電流源回路 Bk 及び、この電流ドライブ回路 Pj の他の電流源回路 $Bj2 \sim Bj3$ に対応する制御配線 Lj1, Rj1をロー状態とする。

[0145]

このとき、電流源回路Bj1の電流設定用TFTQ9 (兼電流出力用TFT)のソース端子と定電流源Iconとを結ぶn型TFTQ7がON状態となり、コンデンサC2と定電流源Iconとを結ぶn型TFTQ8もON状態となり、電流設定用TFTQ9 (兼電流出力用TFT)へ定電流源Iconから定電流が流れ、その電流値によりコンデンサC2の電圧が設定される。

[0146]

その後、制御配線Rj1をロー状態とすることでn型TFTQ8を非導通状態として、コ 40 ンデンサC2の電圧を保持し、制御配線Lj1をロー状態とすることで電流源回路Bj1 の電流設定を終了し、次の電流源回路Bj2の電流設定を行う。その結果、制御配線Dj1がハイ状態となったとき、電流出力用TFTQ9 (兼電流設定用TFT) の引き込み電流は、その電流出力用TFTQ9の特性バラツキに依らず、定電流源Iconにより設定された電流値が流れるよう設定される。

[0.14.7]

なお、電流源回路Bj2と電流源回路Bj3との電流設定動作も上記電流源回路Bj1と 同様なので、ここではその説明は省略する。

[0148]

この結果、電流ドライブ回路Pjのデータ信号Dj1~Dj3を(ロー、ロー、ロー)に 50

10

設定すれば、ソース配線S jがO F F 電位V H と導通し、電流ドライブ回路P j よりソース配線S j \sim O F F 電位V H が出力される。データ信号D j $1\sim D$ j 3 を (ハイ、ロー、ロー)に設定すれば、電流源回路B j 1 のみがソース配線S j と導通するので、ソース配線S j より電流ドライブ回路P j \sim 設定された電流I a が引き込まれる。データ信号D j $1\sim D$ j 3 を (ハイ、ハイ、ロー)に設定すれば、電流源回路B j 1 とB j 2 とがソース配線S j と導通するので、ソース配線S j より電流ドライブ回路P j \sim 設定された電流I a の 2 倍が引き込まれる。データ信号D j $1\sim D$ j

[0149]

このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。

次に、図6に本実施の形態の表示装置におけるドライブ回路構成を用いて多値電流を出力 する別の例を示す。

[0151]

図6のドライブ回路構成では、各電流ドライブ回路Pjを複数の電流源回路Bjx (x=1、2、…)によって構成し、各電流源回路Bjxに異なる電流値を設定する。

[0152]

その異なる電流値を与える為に、電流配線Ic1, Ic2へ異なる電流値を設定する。電流配線Ic1の電流値は定電流源Iconの定電流から電流源回路PB1が生成し、電流 ²⁰配線Ic2の電流値は定電流源Iconの定電流から電流源回路PB2・PB3が生成する。

[0153]

電流源回路PB1はp型TFTQ17・Q19、n型TFTQ18・Q20、およびコンデンサC3を備えている。電流源回路PB2・PB3も同一構成である。電流源回路PB1~PB3の出力電流設定動作は上記図5の電流源回路Bj1~Bj3の電流設定動作と同様である。

[0154]

即ち、最初の電流源回路PB1の電流設定動作において、電流源回路PB1から電流配線Ic1へ電流が流れないよう、制御線PL1をハイ状態として、電流出力用TFTQ17 (兼電流設定用TFT) と電流配線Ic1とを繋ぐp型TFTQ19をOFF状態とする。このとき、電流源回路PB1と定電流源Iconとを繋ぐn型TFTQ20がON状態となるので、更に、電流出力用TFTQ17のゲート端子とドレイン端子との間に配置したn型TFTQ18をON状態(制御配線PR1がハイ状態)として、電源VHより電流出力用TFTQ17を通して定電流源Iconへ電流が流れる状態を作る。

[0155]

このとき、電源VHより電流設定用TFTQ17 (兼電流出力用TFT)を通して定電流源 I c o n へ一定電流が流れるよう、電流設定用TFTQ17のゲート端子電圧が設定される。この設定された電流設定用TFTQ17のゲート電圧を、n型TFTQ18をOFF状態 (制御配線PR1がロー状態)とすることで、コンデンサC3に保持させる。その 40後、制御配線PL1をロー状態とすることでn型TFT20をOFF状態とし、p型TFT19をON状態とする。

[0156]

その結果、電流配線Iclに流れる電流は、定電流源Iconにより設定された電流値となる。そして、次の電流源回路PB2の電流設定を行う。

[015.7]

この電流源回路 P B 2 の電流設定動作および次の電流源回路 P B 3 の動作は上記電流源回路 P B 1 の電流設定動作と同様なので、ここではその説明は省略する。このとき、電流配線 I c 1 には電流源回路 P B 1 が繋がっているだけであるが、電流配線 I c 2 には電流源回路 P B 2 ・ P B 3 が繋がっている。従って、電流配線 I c 2 を流れる電流値 I b は電流 50

配線Ic1を流れる電流値Iaの2倍に設定される。

[0158]

この電流配線Icl・Ic2の電流値を使って、各電流ドライブ回路Pjを構成する電流 源回路Bjl・Bj2の電流設定動作が行われる。

[0159]

なお、この電流設定動作を各電流源Bj1やBj2の各々に着目して見れば、その動作は 実施の形態1の電流ドライブ回路Pjの電流設定動作と同様である。

[0160]

[0161]

このとき、電流源回路Bj1・Bj2の電流設定用TFTQ9(兼電流出力用TFT)のソース端子と電流配線Ic1, Ic2とを結ぶn型TFTQ7がON状態となり、各コンデンサCと電流配線Ic1, Ic2とを結ぶn型TFTQ8もON状態となり、各電流設定用TFTQ9(兼電流出力用TFT)へ電流配線Ic1, Ic2から設定電流が流れ、その電流値により各コンデンサC2の電位が設定される。その後、制御配線Rjをロー状態とすることでn型TFTQ8を非導通状態として、コンデンサC2を用いて、設定された電流設定用TFTQ9のゲート端子電位を保持する。また、制御配線Ljをロー状態とすることで電流ドライブ回路Pjの電流設定を終了し、次の電流ドライブ回路Pj+1の電流設定動作に移る。

[0162]

その結果、電流源回路Bj1・Bj2の各電流設定用TFTQ9 (兼電流出力用TFT) の引き込み電流は、そのTFT特性バラッキに依らず、その電流配線Ic1, Ic2により設定された電流値が流れるよう設定される。なおこのとき、電流配線Ic2の電流値は電流配線Ic1の電流値の2倍に設定されているので、電流源回路Bj2の電流値は電流源回路Bj1の電流値の2倍に設定される。

[0163]

そこで図6で、データ信号Dj0~Dj2を(ロー、ロー、ロー)に設定すると、ソース配線SjがOFF電位VHと導通するので、電流ドライブ回路Pjよりソース配線SjへOFF電位VHが出力される。データ信号Dj0~Dj2を(ハイ、ハイ、ロー)に設定すると、電流源回路Bj1のみソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流Iaが引き込まれる。データ信号Dj0~Dj2を(ハイ、ロー、ハイ)に設定すると、電流源回路Bj2がソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流2×Iaが引き込まれる。デ 40 ータ信号Dj0~Dj2を(ハイ、ハイ、ハイ)に設定すると、電流源回路Bj1とBj2がソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流3×Iaが引き込まれる。

[0164]

このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。 【0165】

このように本実施の形態のドライブ回路構成を用いて多階調表示を行わせることが可能であるが、図5の電流ドライブ回路構成で256階調表示を行わせる為には、1つの電流ドライブ回路Pjが255個の電流源回路Bj1~Bj255を必要とする。しかし、それだけの数の電流源回路を各ソース配線Sj毎に設けると、必要なソースドライバサイズ (50

幅)が大きくなりすぎて好ましくない。

[0 1 6 6]

一方、図6の電流ドライブ回路構成では、1つの電流ドライブ回路Pjが8個の電流源回 路B j 1~B j 8から構成されれば256階調表示可能である。しかし、これら8個の電 流源回路Bj1~Bj8から供給される電流値には128倍の開きがあるので、各電流源 回路Bi1~Bi8の電流出力用TFTQ9を同一サイズとするのは難しい。

[0167]

そこで、各電流源回路Bj1~Bj8の電流出力用TFTQ9のゲート幅を必要な電流量 に比例させて大きくしていくことが考えられるが、この場合、必要なソースドライバサイ ズ (幅) が大きくなるので好ましくない。

10

[0.168]

[実施の形態3]

本発明のさらに他の実施の形態について、図7および図8に基づいて説明すれば以下の通 りである。なお、前記実施の形態1および2で述べた構成要素と同一の機能を有する構成 要素については同一の符号を付し、その説明を省略する。

[0 1 6 9]

本実施の形態では、上記課題を解決するために、上記多階調表示用の電流ドライブ回路構 成と共に用いられる時間分割階調表示方法の説明をする。

[0170]

図5や図6の電流ドライブ回路Pjでは、出力できる電流値が4値(0FF電位、 Ia、 2×Ia、3×Ia) なので、図7に示すように時間幅比1:4:16の3フィールドを 用いた時分割階調と組み合わせれば、64階調表示が可能である。

[0 1 7 1]

図7は横軸が時間であり、縦軸が画素Aijである。図7では説明を簡単にするためにゲ ート配線が8本の表示装置の例を示している。縦軸に示すA1j~A8jはそのゲート配 線 $G1\sim G8$ に対応する画素であり、斜め線 $(1)\sim (3)$ で示したタイミングで各ゲー ト配線Giが選択され画素Aijのデータが設定される。

この画素Aijにデータを設定するときの動作は図2や図4のタイミングチャートで示し たものと同様なので、ここではその詳細な説明は省略する。

[0 1 7 3]

上記ゲート配線Giの選択タイミングで電流ドライブ回路Pjより画素Aijの電流駆動 用TFTの電流値が設定される。この動作は、1走査時間 t f でゲート配線 G 1~ G 8 に 対応する画素A1j~A8jのデータ書き換えが終了する。

[0174]

図 7 では、 1 つのゲート配線 G i の選択期間から選択期間までの間、画素 A i j にこの走 査期間 t f で設定された値が表示され続けるので、時分割比1:4:16の表示を行おう とすると、1フレーム期間は $(1+4+16) \times tf = 21 \times tf$ と長くなる。また、こ の1フレーム期間のうち、実際に走査に使われている時間は3×tfで済むので、1フレ ーム期間中にしめる走査時間の割合が小さい。

[0175]

そこで、図1に示す画素回路Aijのように、電流出力用TFTQ4のゲート端子に接続 されたコンデンサC1と電流出力用TFTQ4の出力端子との間に選択用TFTQ3を配 置し、その選択用TFTQ3をスイッチ用TFTQ1とは独立にON状態とすれば、電流 出力用TFTQ4のゲート電位が電流出力用TFTQ4の出力電位と等しくなり、電流出 力用TFTQ4の出力電流をほぼ0とすることができる。

[0176]

この電流出力用TFTQ4の出力電流を0とする動作(消光動作)のタイミングを、図8 で斜め破線(4)で示す。このように制御することで、図8にそのタイミングを示すよう に、走査期間 t gに対する 1 フレーム期間の比率を 6 × t g と短くできる。なお、この 1 50

フレーム期間のうち、実際に走査に使われている時間は3×tgと変化しない。

[0177]

このように、制御線Wiをゲート配線Giとは独立に走査することで、1フレーム期間を短くする効果ができるので好ましい。

[0178]

[実施の形態4]

本発明のさらに他の実施の形態について、図9ないし図16に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0179]

実施の形態3において、図1の画素回路構成では、上記消光動作において電流出力用TFTQ4の出力電流を完全に0にすることはできない。これは、選択用TFTQ3がONの状態で、電流出力用TFTQ4のゲート電圧は、電気光学素子EL1へ若干の電流が流れる状態で安定するからである。

[0180]

そこで、上記時分割階調表示に適した第1の画素回路の別の構成を示す。

[0181]

図9に示すのがその画素回路構成 Aijであり、電流出力用TFT (第1のアクティブ素子) Q4のゲート端子とソース配線 (第1の配線) Sjとの間に選択用TFT (第2のアクティブ素子) Q10が配置され、その選択用TFTQ10のゲート端子はゲート配線 (20 第2の配線) Giに接続されている。すなわち、選択用TFTQ10は、ソース配線Sjとコンデンサ (第1のコンデンサ) C1との間に配置されている。電流出力用TFTQ4と電気光学素子EL1とは電源配線 Vrefと対向電極 Vcomとの間に直列に配置され、電流出力用TFTQ4のゲート端子にはコンデンサC1が配置されている。また、その電流出力用TFTQ4と電気光学素子EL1との接続点、すなわち電流出力用TFTQ4の電流出力端子と、ソース配線Sjとの間にはスイッチ用TFTQ1 (第1のスイッチング素子)が配置され、これらスイッチ用TFTQ1のゲート端子は制御配線 (第4の配線:第1のスイッチング素子用) Wiに接続されている。

[0182]

この画素回路Aijの電流設定動作及び消去動作を図10に示す。なお、この電流ドライ 30 ブ回路Pjは図6の回路構成を想定している。

【0183】

まず、各選択期間の最初に図6のデータ信号Dj0~Dj2を(ロー、ロー、ロー)として、ソース配線Sjの電位をOFF電位VHに設定する。次にデータ信号Dj0~Dj2を画素Aijの表示状態に合わせて(ロー、ロー、ロー)~(ハイ、ハイ、ハイ)の値とし、ソース配線Sjの電流値を、画素Aijの電流出力用TFTQ4へ設定したい電流値に設定する。そして、制御配線Wiをハイ状態とし、各画素Aijの電流出力用TFTQ4からソース配線Sjへ電流が流れるよう設定する。また、ゲート配線Giをハイ状態とし、選択用TFTQ10を導通状態とし、電流出力用TFTQ4のゲート端子をソース配線Sjと導通させる。

[0184]

この状態で、電流出力用TFTQ4のゲート端子電位は、ソース配線Sjに電流ドライブ 回路Pjで設定された電流が流れるよう設定される。このソース配線Sj電位が電流出力 用TFTQ4のゲート端子に繋がるコンデンサClに保持されるよう、ゲート配線Giを ロー状態とし、電流出力用TFTQ4のゲート端子をソース配線Sjを非導通状態とする

[0185]

その後、制御配線Wiをロー状態とし、この設定された電流値が電流出力用TFTQ4から電気光学素子へ流れるようにする。

[0186]

รถ

このことにより、上記スイッチング用TFTQ1が導通状態から非導通状態になるときに 生じるソース配線Sjの電位乱れの影響を受けることなく、電流出力用TFTQ4に所定 電流を流した状態のソース配線Si電位をコンデンサС1に保持することができる。

[0187]

この動作で、各画素Aijの電気光学素子の電流値は4状態を取るが、図8に示すタイミ ングチャートと同様、最初の走査期間 t f では、この電流設定動作に引き続き、電流停止 (消光動作)を行う。これは、図10に示すゲート配線Giのみがハイ状態となっている タイミングであり、上記電流設定動作でゲート配線Giがハイ状態となってから、1単位 時間を置いて、各選択期間の最初のデータ信号Dj0~Dj2が(ロー、ロー、ロー)の 期間に、ゲート配線Giを再度ハイ状態とする。

[0188]

このことにより、電流出力用TFTQ4のゲート電位がVH(電流出力用TFTQ4の電 流値が充分小さいと見なせる電位)になるので、図8の斜め破線(4)で示す、消去動作 が実現できる。このことにより、走査期間 t gに対して、1フレーム期間は6×t gと短 くなる。また、この1フレーム期間のうち、実際に走査に使われている時間は3×tgと 変化しない。

[0189]

このように、本実施の形態で用いられる画素回路構成Aijは1フレーム期間を短くする 効果を持つので好ましい。

[0190]

20

特に、電流出力用TFTQ4のゲート電圧をソース配線Siから設定できるので、その電 流出力用TFTQ4の電流値を充分小さくできて好ましい。

[0191]

また、図9の画素回路構成では、電流出力用TFTQ4のゲート端子電位をソース配線S jに電流ドライブ回路Pjで設定された電流が流れるよう設定した後、ソース配線Sjと 電流ドライブ回路Pjの間を非導通状態(図6のデータ信号Dj0~Dj2が(ハイ、ロ ー、ロー)の状態)とし、スイッチ用TFTQ1を遮断状態とし、その後このまま選択用 TFT (第2のアクティブ素子) Q10を遮断状態とすれば、第1のアクティブ素子に上 記電流ドライブ回路Piにより設定した電流が流れる。

[0192] また、選択用TFT (第2のアクティブ素子) Q10を遮断状態とする前に、ソース配線 SjをOFF電位状態 (図6のデータ信号Dj0~Dj2が (ロー、ロー、ロー) の状態) とすれば、第1のアクティブ素子を遮断状態とする電位をコンデンサC1に溜められ、 その後第2のアクティブ素子を遮断状態とすることで、第1のアクティブ素子を遮断状態 のまままとできる。

[0193]

この場合、電気光学素子へ電流を流すことなく第1のアクティブ素子を遮断状態とするこ とができる。

[0194]

図1や図9の画素回路構成では、電流出力用TFTQ4のゲート電圧を変化させて、電流 40 停止動作(消光動作)を行っている。そのため、消光動作は次の走査の直前に行われる。

[0195]

そこで、次の走査の直前に消光動作を行った場合と、現在の走査の直後に消光動作を行っ た場合の比較を、動画偽輪郭の発生状況から調べてみる。

[0 1 9 6]

図8のタイミングで時間分割階調表示を行ったときの動画偽輪郭の発生状況が図11であ る。図11では、3階調目を背景に4階調目の物体が動作した場合の動画偽輪郭を示すが 、その物体を追うように視線が(a)~(f)のように動くので、視線の移動と時間分割 表示タイミングにより、矢印 (b) ~ (c) のエリアのように(発光期間 3 と 4 が被り) 7階調目近くの表示になるエリアと、矢印(d)~(e)のエリアのように(発光期間3 50

と4の間を抜けて) 0階調目近くの表示なるエリアが発生する。

[0197]

一方、現在の走査の直後に消光動作を行った場合の例を図12に示す。ここで、現在の走査の直後に消光動作を行うとは、図12で第1フィールドの発光期間f1が時間0~tg…の走査期間の最後の期間に設定されていることを指す。

[0198]

このように時間分割比が1:4:16と低い方から並んでいる場合、図12と図11とを比較すると判るように、第1フィールドの表示期間を、第1フィールドの走査開始直後に設定するより、第2フィールドの走査開始直前に設定した方が、動画偽輪郭が見える矢印(b)~(c)のエリアの幅と矢印(d)~(e)のエリアの幅が狭くなり好ましい。【0199】

また逆に、時間分割比が16:4:1と高い方から並んでいる場合は、図11のように、 最少フィールドの表示期間を、そのフィールドの走査開始直後に設定することが好ましい

[0200]

また、ドライブ回路構成や画素回路構成、その好ましい駆動方法などの情報をTFTパネル内に、TFTプロセスを用いて書き込んでおくと良い。そして、ICで作られたコントロール回路側でこの情報を読み込み、最適な駆動方法や駆動タイミングを選んで出力することが好ましい。

[0201]

図12のように現在の走査の直後に消光動作を行う為の画素回路構成として、図13に示すような画素回路構成がある。図13では、電流出力用TFT(第1のアクティブ素子)Q4と電気光学素子EL1との間にスイッチ用TFT(第2のスイッチング素子)Q2のゲート端子配線(第4の配線:第2のスイッチング素子用)Eiを配置し、スイッチ用TFTQ1のゲート端子配線(第2の配線)Giとは独立に制御可能とした点が、図1の画素回路構成とは異なる。この場合、制御線Wiは第1のスイッチング素子用の第4の配線であり、ゲート端子配線Eiとは独立している。

[0202]

その結果、第1フィールドの走査開始直後から第2フィールドの走査開始直前迄の間、スイッチ用TFTQ2をOFF状態として表示をさせない状態が作れる。そして、第2フィールドの走査開始直前から、スイッチ用TFTQ2をON状態とすることで、設定された電流値で表示を行うことができるので好ましい。

[0203]

また、電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFTQ2を配置することで、電気光学素子EL1がダイオード特性を持たなくても、電流出力用TFTQ4の出力をソース配線(第1の配線)Sjへ導けるので好ましい。

[0204]

スイッチ用TFTQ2は、電流出力用TFTQ4から電気光学素子EL1へ駆動電流が流れる経路の導通および遮断を行うので、電気光学素子EL1が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。

[0205]

また、同様に図14の画素回路構成でも良い。

[0206]

図14は図9の画素回路構成の電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFT(第2のスイッチング素子)Q2のゲート端子配線(第4の配線:第2のスイッチング素子用)Eiを配置し、スイッチ用TFTQ2のゲート端子配線Eiをスイッチ用TFTQ1のゲート端子配線(第4の配線:第1のスイッチング素子用)Wiとは独立に制御可能とした構成である。

[0207]

図13や図14のように、電流出力用TFTQ4のゲート端子電位と電気光学素子EL1 50

20

30

--

を流れる電流のON/OFF状態とを独立に制御できるメリットは、電流出力用TFTQ4ゲート電位を保持したまま電気光学素子EL1を消光できる点である。このメリットは、特に電流ドライブ回路Pjが2値出力の場合に明確になる。

[0208]

図15に示すのは、そのことを明確にする為の画素回路構成である。

[0209]

図15は図14の画素回路構成のスイッチ用TFTQ2と電気光学素子EL1との間に、スイッチ用TFTQ12と、そのゲート端子に繋がるゲート用TFTQ13とコンデンサ C4とを配置した例である。このゲート用TFTQ13はスイッチ用TFTQ12のゲート端子とソース配線Sjとの間に配置され、そのゲート端子には制御線Fiが接続されて 10 いる。

[0210]

そこで、図16の(1)に示すように、最初に電流駆動回路の電流出力用TFTQ4の出力電流を設定し(図16(1)の斜め線のタイミング。この場合、電流出力用TFTQ4の出力電流がON状態となるよう設定する)、その後コンデンサC4の電圧を設定すれば(図16の(2),(4),(5)のタイミング)、1フレーム期間に1回程度電流値設定動作を行うことで、2値電流出力(ON状態とOFF状態)を得ることができる。

[0211]

なお、図16の(1)の斜め線のタイミングは直前の第3フレームの表示期間f3と被る。この電流設定動作で表示が若干乱れるが、第3フレームの表示期間f3は充分長いので 20、その影響は少ない。

[0212]

このような構成は特に、コンデンサC4の代わりにスタティックメモリ(インバータ2個から構成されている)を配置する場合有効である。

[0213]

即ち、スタティックメモリを画素に配置して表示を行う場合、その出力は電圧値なので、 周囲温度や電気光学素子の特性バラツキにより、電気光学素子を流れる電流値が変化して しまう問題が残る。しかし、そのスタティックメモリで表示を行うときも、電流ドライブ 回路Pjにより画素の電流出力用TFTQ4の出力電流を1フレーム期間に1回程度、O N状態に設定してやれば、上記問題は起こらないので好ましい。

[0214]

本実施の形態では、電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFTQ2を設けているので、電気光学素子EL1がダイオード型の非対称電流特性を持っていなくても、表示可能である。

[0215]

この場合、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流すとき、スイッチ用TFTQ1をON状態とし、スイッチ用TFTQ2をOFF状態とする。また、電源配線Vrefより電流出力用TFTQ4を通して、電気光学素子EL1へ電流を流すとき、スイッチ用TFTQ1をOFF状態とし、スイッチ用TFTQ2をON状態とする。

[0216]

また、上記回路構成では、スイッチ用TFTQ1とQ2とが共にOFF状態となるよう独立に制御できる構成がより好ましい。

[0217]

このことにより、スイッチ用TFTQ1がOFF状態の時でも、スイッチ用TFTQ2をOFF状態とすることができ、電流出力用TFTQ4から電気光学素子EL1へ流れる電流を止めて、各データの表示時間の長さを制御できるので好ましい。

[0218]

[実施の形態5]

本発明のさらに他の実施の形態について、図17ないし図19、および、図27ないし図 50

32に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし4で述べた 構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略す る。

[0219]

本実施の形態では第2の画素回路構成の例を示す。図17に示すのがその画素回路構成Aijであり、ソース配線(第1の配線)Sjに並行してデータ配線(第3の配線)Tjが配置されている。そのデータ配線Tjと電流出力用TFTQ4(第1のアクティブ素子)のゲート端子との間に選択用TFT(第2のアクティブ素子)Q14が配置され、その選択用TFTQ14のゲート端子はゲート配線(第2の配線)Giに接続されている。すなわち、選択用TFTQ14は、データ配線Tjとコンデンサ(第1のコンデンサ)C1との間に配置されている。また、電流出力用TFTQ4の電流出力端子とソース配線Sjとの間にはスイッチ用TFTQ1(第1のスイッチング素子)が配置され、そのスイッチ用TFTQ1のゲート端子はゲート配線Giに接続されている。

[0220]

この画素回路構成Aijの電流設定動作は図18のタイミングチャートに示すとおりである。

[0221]

即ち、選択期間の最初に電流ドライブ回路Pjの制御配線Djをロー状態として、制御配線Hjをロー状態として、データ配線Tjをソース配線Sjと切り離し、データ配線TjをOFF電位配線VHと導通させる。このとき、ソース配線Sjは電流ドライブ回路Pjの電流出力用TFTQgと導通状態となるので、ソース配線Sjより電荷が排除され低電圧状態V1owとなる。次に、ゲート配線Giをハイ状態(選択状態)として、制御配線Dj及び制御配線Hjの状態を共にハイ状態にするか、ロー状態とするかを設定する。

[0222]

このとき、制御配線D j及び制御配線H j を共にロー状態とすれば、データ配線T j の電位はOFF 電位VH となる。また、このOFF 電位VH が画素回路A i j の電流出力用TFTQ4 のゲート電極に印加されるので、電流出力用TFTQ4 は非導通状態となる。また、スイッチ用TFTQ1 が導通状態となるので、ソース配線S j と電流出力用TFTQ4 は非導通状態なので、ソース配線S j の電位は電圧V1 o wのままである。

[0223]

このとき、電流出力用TFTQ4の出力端子に繋がる電気光学素子の印加電圧-電流特性がダイオード型特性を有していれば、電気光学素子に電流が流れない状態を作れる。即ち、図17の回路構成であれば、電流出力用TFTQ4の出力端子に接続された電気光学素子EL1の陽極に電圧Vlowが印加される。このとき、ソース配線Sjを対向電極電圧Vcom程度の電圧になるよう設定することで、電気光学素子EL1に電流が流れない状態を作れる。

[0224]

図17の画素回路構成Aijで、電流出力用TFTQ4のゲート端子にOFF電位が印加されれば、ソース配線Sjの電位はGND電位程度に設定される。

[0225]

この後、ゲート配線 G i を非選択状態とし、選択用TFTQ14とスイッチ用TFTQ1とを非導通状態とすれば、この電気光学素子EL1に電流が流れない状況が保持される。【0226】

また、制御配線D j 及び制御配線H j を共にハイ状態とすれば、データ配線T j はソース配線S j と導通し等しい電位となる。このとき、データ配線T j の電位は電位V H からソース配線S j の電位V l o wに向け変化し、電流出力用T F T Q 4 は導通状態となる。【0227】

また、スイッチ用TFTQ1が導通状態となるので、電流出力用TFTQ4からソース配線Sj等を経由して電流ドライブ回路Pjへ電流が流れる。この電流値が電流ドライブ回 50

路Pjで設定された電流値となるよう、電流出力用TFTQ4のゲート電位が変化し、デ - 夕配線Tjとソース配線Sjとは安定する。

[0228]

このときのソース配線Sjの電位も、電気光学素子EL1に電流が流れない状態となる。 [0229]

即ち、図17の回路構成であれば、電流出力用TFTQ4が導通状態になるために、電流 出力用TFTQ4のゲート電位は電源電位Vrefより2~3V以上ドロップする。一方 、電気光学素子がダイオード型特性を有していれば、陽極電圧が2~3V低下しただけで 、電気光学素子に電流が殆ど流れない状態となる。

[0230]

その後、この電流出力用TFTQ4のゲート端子電位が保持されるよう、データ配線Tj の電位を電流ドライブ回路Pj及びソース配線Sjから切り離し、ゲート配線Giの電位 を非選択状態とする。

[0231]

このように図17の画素回路構成Aijでは、選択用TFTQ14とスイッチ用TFTQ 1のゲート端子とが共にゲート配線Giに接続されていても、選択用TFTQ14が接続 するデータ配線Tjと、スイッチ用TFTQ1が接続するソース配線Sjとを分離するこ とで、スイッチ用TFTQ1がON状態からOFF状態となるときの電位の乱れが、電流 出力用TFTQ4のゲート端子電位に影響を与えないよう処理でき好ましい。

[02:32]

また、図17の電流ドライブ回路Piの電流出力用TFTQ9は常にソース配線Sjと繋 がっているが、図1と同様、電流ドライブ回路Pjの電流設定時だけ電流出力用TFTQ 9とソース配線Sjとの間が非導通状態となるよう、選択用TFTQ6を配置しても良い

[0233]

このように、本実施の形態では、データ配線Tjは、電流出力用TFTQ4による電圧条 件の生成に必要な電位を、スイッチ用TFTQ1を介さずに、導通状態にある選択用TF TQ14を介して電流出力用TFTQ4に伝達するように設けられている。また、スイッ チ用TFTQ1は、導通状態となることによって、ソース配線Sjを電流出力用TFTQ 4の電流出力端子に、従って電気光学素子EL1の駆動電流の流入側端子(陽極)に接続 30 する。

[0234]

従って、電気光学素子EL1が閾値電圧を有するダイオード型の電気光学素子であってこ れを暗輝度状態にしたいとき、データ配線Tjから選択用TFTQ14を介して電流出力 用TFTQ4にこのTFTが遮断状態となるような電位を伝達し、ソース配線Sjからス イッチ用TFTQ1を介して電気光学素子EL1の駆動電流流入側端子(陽極)に、電気 光学素子EL1に印加される電圧が閾値電圧以下となるような電位を伝達することにより 、電気光学素子EL1を完全に暗状態とすることができる。

[0235]

図17の構成によれば、ソース配線Sjとデータ配線Tjとを繋ぎ、スイッチ用TFTQ 40 1と選択用TFTQ14とを導通状態とし、電流出力用TFTQ4からスイッチ用TFT Q1を通してソース配線Sjへ所定電流を流すことでコンデンサC1へ保持する電位を生 成できる。

[0236]

また、ソース配線Sjとデータ配線Tjとを分離し、スイッチ用TFTQ1と選択用TF TQ14とを導通状態とし、データ配線Tjに所定の電位を印加することで電流出力用T FTQ4を非導通状態とできる。この結果、電流出力用TFTQ4の非導通状態での電流 値を充分小さくできるので好ましい。

[0237]

また。電気光学素子がダイオード型ではない場合、図19の画素回路構成のように、図1 50

20

7の画素回路構成における電流出力用TFTQ4と電気光学素子EL1との間にスイッチ 用TFTQ2 (第2のスイッチング素子) を配置すれば良い。この構成によれば、電気光 学素子EL1の特性によらず、電流出力用TFTQ4の出力電流をソース配線Siへ導け るので、ソース配線Sjとデータ配線Tjとの間を導通状態としたとき、電流出力用TF …… TQ4が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、電流出 力用TFTQ4の出力電流のバラッキを抑えられて好ましい。

[0238]

なお、このスイッチ用TFTQ2のゲート端子は、図19のように他の配線(第4の配線 :第2のスイッチング素子用)Eiへ繋いでも良い。また、図27に示すように、図17 の画素回路構成において電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用 10 TFTQ2(第2のスイッチング素子)を配置し、スイッチ用TFTQ2のゲート端子を ゲート配線Giに接続しても良い。また、図27のように電源配線Vrefをゲート配線 Giと並行に配置しても良い。また、図28のように、図19の画素回路構成において他 の配線Eiを制御線(第4の配線:第1のスイッチング素子用兼第2のスイッチング素子 用)Wiとし、選択用TFTQ14のゲート端子をゲート配線Giに接続し、スイッチ用 TFTQ1およびスイッチ用TFTQ2のゲート端子を制御線Wiと接続しても良い。 [0239]

図19ではこのスイッチ用TFTQ2のゲート端子をゲート配線Giとは異なる配線Ei に接続することで、図12に示したような消光動作を行う動作が可能としており、好まし

[0240]

また、図28のようにスイッチ用TFTQ1と選択用TFTQ14との導通状態を制御す る配線を異ならせることにより、選択用TFTQ14とスイッチ用TFTQ1とを独立に 制御できるので、選択用TFTQ14を非導通状態とした後、スイッチ用TFTQ1を非 導通状態とできる。その結果、電流出力用TFTQ4が所定電流を流している状態でその 電位をコンデンサC1へ保持でき、その出力電流値のバラツキを抑制できるので好ましい

[0241]

本実施の形態の表示装置における画素電流回路Qijの好ましい第2の構成は、ソース配 線Sjとゲート配線Giとが交差する領域に、電気光学素子EL1と電流出力用TFTQ 30 4とコンデンサC1とを配置し、ソース配線Sjと並行してデータ配線Tjが配置され、 電流出力用TFTQ4のゲート端子にコンデンサC1を配置し、電気光学素子EL1と直 列に電流出力用TFTQ4を配置し、電流出力用TFTQ4の出力電流を、電気光学素子 EL1へ導くかソース配線Sjへ導くかを切り替える為のスイッチ用TFTQ1を配置し 、データ配線Sjの電位を、電流出力用TFTQ4のゲート端子へ導くか否かを切り替え る選択用TFTQ14を配置した構成である。

[0242]

上記画素回路構成では、スイッチ用TFTQ1をON状態とし、ソース電極Sjへ電気光 学素子EL1の閾値電圧以下となる電圧を印加し、その電気光学素子EL1をOFF状態 とし、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流 40 すことができる。一方、選択用TFTQ14をON状態とし、電流出力用TFTQ4のゲ ート端子へデータ配線Tjの電位を与えることができる。

[0243]

そこで、電気光学素子EL1を暗輝度状態とするとき、ソース配線Sjから電流を引き出 し、ソース電極Sjへ電気光学素子EL1の閾値電圧以下となる電圧を印加し、データ配 線TiへOFF電位を印加すれば、電気光学素子EL1の輝度を完全に暗状態とできて好 ましい。

[0244]

上記構成においても、電気光学素子EL1はダイオード型の非対称電流特性を持つことが 好ましい。

[0245]

図29はそのような電気光学素子EL1を用いた図17の画素回路構成のためのソースドライバ回路の出力端回路Djである。

[0246]

図29の出力端回路Djは図17の電流ドライブ回路Pjと画素Aijとの間に位置し、電流ドライブ回路Pjの出力電流端 (ソース配線Sjの一端)に接続されている端子Ijを有している。

[0.24.7]

出力端回路Djは、データ配線Tjと、第1の電位配線の電位であるOFF電位VHとの間にスイッチ用TFT (第3のスイッチング素子) Q30を配置し、データ配線Tjにコンデンサ (第2のコンデンサ) C10の一方の端子を接続し、そのコンデンサC10の他方端子とソース配線Sjとの間にスイッチ用TFT (第4のスイッチング素子) Q32を配置し、そのコンデンサC10の他方端子と、第2の電位配線の電位である補償電位VXとの間にスイッチ用TFT (第5のスイッチング素子) Q31を配置する。そして、スイッチ用TFTQ30のゲート端子に制御配線Ejを、スイッチ用TFTQ31のゲート端子に制御配線Cjを、スイッチ用TFTQ32のゲート端子に制御配線Bjを接続する。

[0248]

この制御配線Ej, Cj, Bjによるスイッチ用TFTQ30, Q31, Q32のON/OFFタイミングをゲート配線GiのON/OFFタイミングと共に示したのが図30である。

20

[0249]

また、このとき図29の各電圧測定ポイントVa, Vb, Vcの電位をシミュレーションした結果を図31に示す。なお、図29の電圧測定ポイントVaの電位はコンデンサC10の他方端子(スイッチ用TFTQ31, Q32と繋がる方の端子)の電位であり、電圧測定ポイントVbの電位は電流出力用TFTQ4のゲート端子電位であり、電圧測定ポイントVcの電位は電流出力用TFTQ4のドレイン端子電位である。

[0250]

また、図31には、電圧測定ポイントVa, Vb, Vc の各電位につき、TFT の閾値電圧および移動度の設計値の上限/中心値/下限を表1のように組み合わせて、3通りずつシミュレーションした結果を曲線で示してある。この3通りのシミュレーションは、表1に示すように、このようなTFT の特性パラッキにより、電気光学素子EL1に流れる駆動電流となる出力端回路Dj の出力電流がIoled(1), Ioled(2), Ioled(3)というように異なることに対応して行われたものである。図31では、出力電流Ioled(1), Ioled(2), Ioled(3)の順に、電圧測定ポイントVa についてはVa (1) Va (2), Va (3)が、電圧測定ポイントVb についてはVb (1), Vb (2), Vb (3)が、電圧測定ポイントVc についてはVc (1), Vc (2), Vc (3)が、それぞれ対応している。

[0251]

【表1】

	Ioled(1)	Ioled(2)	Ioled(3)
閾値電圧	平均值	下限	上限
移動度	平均值	下限	上限

40

[0252]

以下に、この図29の出力端回路Dj及び画素回路Aijの動作を図29ないし図31を用いて説明する。なお、図31には、ゲート配線Gi、制御配線Cj, Ej, Bjの電位変化もグラフに収まる範囲で示されている。

[0253]

図30の時間0~5 t 1が選択期間であり、時間 t 1~5 t 1の間(図31では時間1. 22ms~1.30msの期間)にゲート配線Giがハイ状態となり(時間 t 1でロー状 50 [0254]

この結果、データ配線TjはOFF電位VHとなり、選択用TFTQ14を通して電圧測定ポイントVbの電位(電流出力用TFTQ4のゲート端子電位)もOFF電位VHとなる。また、電圧測定ポイントVaの電位(コンデンサC10の他方端子電位)は補償電位VXとなる。

[0255]

図31ではVH=16V、VX=9Vに設定しており、電圧測定ポイントVbの電位が16V、電圧測定ポイントVaの電位が9Vとなっている。

[0256]

次に、時間3t1~4t1の間(図31では時間1.26ms~1.28msの期間)に 制御配線Bjがハイ状態となり(時間3t1でロー状態からハイ状態に立ち上がり、時間 4t1でハイ状態からロー状態に立ち下がる)スイッチ用TFTQ32が導通状態となる

[0257]

この結果、電圧測定ポイントVcの電位(電流出力用TFTQ4のドレイン端子電位)と 20 電圧測定ポイントVaの電位 (コンデンサC10の他方端子電位) とは一致する。

[0258]

また、データ配線TjにはコンデンサC1, C10しか繋がっていない状態となるので、このデータ配線Tjの電荷は保持される。本実施の形態ではC1=1pF、C10=10pFとしてコンデンサC10の両端の電位差が余り変化しないよう設定したので、図31に示すように電圧測定ポイントVbの電位と電圧測定ポイントVcの電位との差は、先のOFF電位VHと補償電位VXとの差とほぼ等しい状態を維持する。

[0259]

この結果、ソースドライバ回路から設定された電流を引き出す状態では、電圧測定ポイントVcの電位は電圧測定ポイントVbの電位よりVH-VX(図31では16V-9V=307V)低く設定される。

[0260]

この電圧測定ポイントVcの電位が電気光学素子EL1の陽極に印加されるので、電気光学素子EL1を殆ど電流が流れない状態とすることができる。そして、電気光学素子EL1へ電流が流れることに依る電流出力用TFTQ4の出力電流のバラツキを抑制できるので好ましい。

[0261]

なお、時間1.32ms~1.38msでは、ハイ状態とロー状態との切り替わりは制御 配線Cj,Ej,Bjのみが時間1.22ms~1.28msと同様に繰り返される。

[0262]

その結果、図32のシミュレーション結果に示すように、電流出力用TFTQ4の特性バラツキの影響を抑えた出力電流を得ることができる。図32には、表1の出力電流Ioled (1), Ioled(2), Ioled(3)の値がシミュレーション結果として示されている。

[0263]

なお、図32に示すシミュレーション結果は、1.2 m s ~ 2.3 m s の間、電流ドライプ回路 P j から 0.2 μ A を流し、その後 1.1 m s 毎に電流値を 0.1 μ A づつ増加させ、8.9 m s ~ 10 m s の間 0.9 μ A とした後 0 として、その後再度 1.1 m s 毎に電流値を 0.1 μ A ずつ増加させた結果である。

[0264]

図32で電流値が10%程度ばらつくが、図27の回路構成に比べスイッチ用TFTQ2 50

を用いない分、ボトムエミッション構成 (TFTを形成したガラス基板側から光を取り出 す構成)において、画素内の有機ELの面積を多く取れるので好ましい。

[0 2 6 5]

なお、画素内の有機ELの面積が多いほど、有機ELを形成した部分の単位面積当たり発 光輝度を低くできるので、有機ELの劣化を抑え、輝度半減寿命を長くする効果があり好 ましい。

[0266]

図29の構成によれば、コンデンサC10へ電荷を貯めることで、ソース配線Sjとデー タ配線Tjとの間に電位差を発生できる。その結果、電流出力用TFTQ4へ所望の電流 を流すときのデータ配線Tjの電位を適切に設定できる。その結果、電流出力用TFTQ 10 4の出力電流のバラッキを抑えられるので好ましい。

[0 2 6 7]

[実施の形態6]

本発明のさらに他の実施の形態について、図20および図21に基づいて説明すれば以下 の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する 構成要素については同一の符号を付し、その説明を省略する。

[0268]

ところで、電気光学素子として有機ELを用いた場合、有機ELの電流-発光輝度特性が 時間と共に変化する(輝度が下がる)という問題がある。このような課題解決のための手 段としても本発明の画素回路構成を応用できる。

[0269]

この場合、図20の画素回路構成Aijに示すように、画素にコンデンサC3と受光用T FTQ11とから構成される受光素子を追加すればよい。

[0270]

この画素回路構成Aijの動作は、図21に示すように制御配線Wiをハイ状態として、 スイッチ用TFTQ2をOFF状態とし、スイッチ用TFTQ1をON状態として、選択 期間を始める。このとき、ゲート配線Giもハイ状態とし、選択用TFTQ10をON状 態とし、制御配線Eiもハイ状態とし、スイッチ用TFTQ11もON状態とする。そし て、ソース配線Sjに電流出力用TFTQ4のOFF電位を印加し、コンデンサC3にそ のOFF電位を貯める。

[0271]

次に、制御配線Eiをロー状態とし、受光用TFTQ11をOFF状態とする。

[0272]

その後、電源配線Vrefより電流出力用TFTQ4、スイッチ用TFTQ1、ソース配 線Sjを通して図示しない電流ドライブ回路Pjに電流を流す。このとき、電流ドライブ 回路Pjの電流駆動用TFTQ9は定電流モードなので、ソース配線Sjに繋がる電流出 力用TFTQ4のゲート電位は電流出力用TFTQ4がその電流を流すよう設定される。

[0273]

この後、ゲート配線Giがロー状態となり、選択用TFTQ10がOFF状態となる。更 に、制御配線Wiがロー状態となり、スイッチ用TFTQ1がOFF状態となり、スイッ 40 チ用TFTO2がON状態となり、選択動作が終了する。

[0274]

この後表示期間の間、電気光学素子EL1より発光した光が受光用TFTQ11に入射す る。SiTFTは光を受光することでOFF状態の電流値が変化するので、この受光した 光に比例してコンデンサC3の電荷がコンデンサC1へ移動する。

[0275]

その結果、コンデンサClの電位がOFF電位VHに向け変化する。このとき、電気光学 素子EL1より発光した光が多いほど、コンデンサC1の電位がOFF電位VHに向け早 く変化する。従って、有機ELの電流-輝度特性が良い初期状態では、コンデンサC1の 電位が早くOFF電位VHに向け変化し、表示期間の途中で電流出力用TFTQ4がOF 50

F状態となる。一方、有機ELの電流-輝度特性が悪い経年変化後の状態では、表示期間の最後にやっと電流出力用TFTQ4がOFF状態となる程度になる。

[0276]

従って、初期状態では高輝度×短時間発光となり、経年変化後では低輝度×長時間発光となり、その表示期間の積分輝度がある程度一定となる。

[0277]

このことにより、有機ELの特性劣化に依らず均一な表示が得られるので、好ましい。

[0278]

なお、このように発光した光によるTFT素子特性への影響があるので、図20の受光用TFTQ11以外のTFTQ1,Q2,Q4,Q10には電気光学素子の発光による影響 ¹⁰が出ないよう、TFTの上に遮光層を設けると良い。この遮光層としては、TFTプロセスで標準的に用いられている配線用電極膜などが好ましい。

[0279]

また、ソース配線Siやゲート配線Giの上にも電気光学素子EL1を形成できるように、それら配線やTFTと電気光学素子EL1との間に平坦化絶縁膜を形成すると良い。

[0280]

このことにより、ソース配線Sjやゲート配線GiやTFTの周辺の上にも電気光学素子が形成できるので、発光面積が大きく取れる。その結果、比較的小さな電圧で駆動しても必要な輝度が取れるので、特性劣化を緩和することができる。

[0.281]

また、この平坦化絶縁膜を屈折率の異なる複数の材料で作成することで、乱反射等を起こし、光の取り出し効率を上げることができる。特に、レンズのような形状を形成すると更に良い。

[0282]

また、これら電気光学素子の表面や周辺に熱伝導率の良い膜を形成することで、取り出せない光や熱による温度上昇を平均化できて好ましい。

[0283]

更に、上記のような画素回路構成は、1画素当たり少ないTFTを用いて必要な階調安定性が得られるので、1画素当たりに使われるTFTを減らし、TFT不良によるパネル歩留まり率をアップする効果がある。

[0284]

電気光学素子として有機ELを用いる場合、この温度上昇により輝度上昇が見られる。しかし、同時にパネルの消費電流も増えるので、パネルの電源電流をモニタし、その上昇に合わせて電圧降下するような電源回路構成が好ましい。簡単には電源ラインに抵抗のような電流が増えれば電圧ドロップが増える素子を付ける構成である。その他、表示パターン毎に電流容量を変える構成も好ましい。

[0285]

最後に、図22に画素Aijの配線構成の概念図を示す。ソース配線Sj、ゲート配線Gi、および電源配線Vrefに囲まれた領域内にTFT回路領域および透明電極領域が設けられている。

[0286]

【発明の効果】

本発明の表示装置は、以上のように、1つの定電流源を備え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。

[0287]

それゆえ、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定 50

30

拼通水流气

できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTF TやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばら つくのを防止することができる表示装置を提供することができるという効果を奏する。

[0288]

さらに本発明の表示装置は、以上のように、上記電気光学素子に上記駆動電流が流れる電 流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決 定される構成である。

[0289]

それゆえ、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調 数よりも多階調で表示を行うことができるという効果を奏する。

[0290]

さらに本発明の表示装置は、以上のように、上記画素は、上記電気光学素子の電流駆動時 に上記駆動電流を生成して上記電気光学素子に流す第1のアクティブ素子と、上記駆動制 御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第1 のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する電圧条件を保 持する第1のコンデンサと、上記駆動制御可能期間に、導通状態となることにより上記ド ライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記第1のアクテ ィブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより 上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と、導通状態と なることにより上記画素を上記第1の配線に接続して上記駆動制御可能期間を開始させ、 上記第1のコンデンサによる上記電圧条件を上記第1のコンデンサに保持させる第1のス イッチング素子とを備えている構成である。

[0291]

それゆえ、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができる という効果を奏する。

[0292]

さらに本発明の表示装置は、以上のように、上記第1のアクティブ素子による上記電圧条 件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状態にある上記 第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように設けられた第一 3の配線を備えており、上記第1のスイッチング素子は、導通状態となることによって、 上記第1の配線を上記電気光学素子の上記駆動電流の流入側端子に接続する構成である。

[0293]

それゆえ、電気光学素子が閾値電圧を有するダイオード型の電気光学素子であってこれを 暗輝度状態にしたいとき、第3の配線から第2のアクティブ素子を介して第1のアクティ プ素子に第1のアクティブ素子が遮断状態となるような電位を伝達し、第1の配線から第 1のスイッチング素子を介して電気光学素子の駆動電流流入側端子に、電気光学素子に印 加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子を完 全に暗状態とすることができるという効果を奏する。

[0294]

さらに本発明の表示装置は、以上のように、第1のスイッチング素子の導通状態および遮 断状態を決める電位を伝達する第4の配線を備えている構成である。

[0295]

それゆえ、第1のコンデンサが電圧条件を保持するまでに、生成された電圧が電圧条件か ら第1のスイッチング素子のスイッチングによって変化してしまうという悪影響を回避し 、第1のコンデンサが電圧条件を保持した後に第1のスイッチング素子を遮断状態とする ことを確実に行うことができるという効果を奏する。

[0296]

また、第4の配線を備えていることによって、電気光学素子の電流駆動を行っている最中 に第1のアクティブ素子を遮断状態とするような電位を第2のアクティブ素子または第1 のスイッチング素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御す 50

ることができるという効果を奏する。

[0297]

さらに本発明の表示装置は、以上のように、上記第1のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチング素子を備え ……ている構成である。

[0298]

それゆえ、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流**駆**動を行うことができるという効果を奏する。

[0299]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域 10 に設けられた、電流駆動型の電気光学素子を有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。

[0300]

それゆえ、上記ドライブ回路の駆動電流を1つの定電流源を用いて設定するので、上記ド 20 ライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラツキを抑えられる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。

[0301]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域 に電気光学素子を有する表示装置であって、上記電気光学素子と第1のアクティブ素子と を直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上 記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1 のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置し、上記第1 置し、上記第1のスイッチング素子の制御端子に第4の配線を接続した構成である。

[0302]

それゆえ、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる。また、第1のスイッチング素子を非導通状態とする前に上記第2のアクティブ素子を非導通状態とすることで、上記電位を保持できる。従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。

[0303]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記第1の配線と並行して第3の配線を配置し、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置した構成である。

[0304]

それゆえ、第1の配線と第3の配線とを繋ぎ、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる。従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。

[0305]

また、第1の配線と第3の配線とを分離し、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第3の配線に所定の電位を印加することで上記第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるという効果を奏する。

[0306]

また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第1のアクティブ素子との間に第2のスイッチング素子を配置した構成である。

[0307]

それゆえ、電気光学素子の特性によらず、上記第1のアクティブ素子の出力電流を第1の ²⁰ 配線へ導けるので、上記第1の配線と第3の配線との間を導通状態としたとき、第1のアクティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、第1のアクティブ素子の出力電流のバラツキを抑えられるという効果を奏する。

[0308]

また、第1の配線と第3の配線との間を非導通状態とし、第3の配線へ所定の電圧を印加することで第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるという効果を奏する。

[0309]

また、上記表示装置は、特に、上記第2のスイッチング素子の制御端子に第4の配線を接続した構成である。

[0310]

それゆえ、第4の配線の電位状態により、第1のアクティブ素子の導通および遮断とは独立に第2のスイッチング素子を導通および遮断することができるので、第1のアクティブ素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。

[0311] [3]

また、上記表示装置は、上記表示装置用にドライバ回路の出力端には、第3の配線に第2のコンデンサを接続し、第3の配線と第1の電位配線との間に第3のスイッチング素子を配置し、上記第2のコンデンサと第1の配線との間に第4のスイッチング素子を配置し、上記第2のコンデンサと第2の電位配線との間に第5のスイッチング素子を配置した構成を用いる。

[0312]

それゆえ、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線との間に電位差を発生できる。その結果、上記第1のアクティブ素子へ所望の電流を流すときの第3 配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電流のバラッキを抑えられるという効果を奏する。

[0313]

本発明の表示装置の第1の画素回路構成は、第1のアクティブ素子から第1のスイッチング素子を通して第1の配線へ所定電流を流すことで第1のコンデンサへ保持する電位を生成できる。また、第2のアクティブ素子を非導通状態とすることで、上記電位を保持できる。その後、上記第1のスイッチング素子を非導通状態とすることで、上記第1のアクテ 50

ィブ素子から上記電気光学素子へ所定の電流を流すことができる。

[0314]

このことにより、上記第1のアクティブ素子が所定電流を流している状態の電位を上記第 1のコンデンサで保持できるので、その出力電流値のバラツキを抑制できて好ましい。

[0315]

本発明の表示装置の第2の画素回路構成は、第1の配線と第3の配線とを繋ぎ、所定の電流値を流すことで上記第1のアクティブ素子の電流値を設定できる。また、第1の配線と第3の配線とを分離し、第3の配線に所定の電位を印加することで上記第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。

[0316]

また上記第2の画素回路構成用のソースドライバ出力端回路は、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線との間に電位差を発生できる。その結果、上記第1のアクティブ素子(TFT素子)へ所望の電流を流すときの第3配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電流のバラツキを抑えられるので好ましい。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
- 【図2】図1の回路の動作を示す第1のタイミング図である。
- 【図3】図1の回路の動作を示す第2のタイミング図である。
- 【図4】図1の回路の動作を示す第3のタイミング図である。
- 【図5】本発明の第2の実施の形態に係る表示装置の電流ドライブ回路の等価回路を示す 回路図である。
- 【図6】本発明の第2の実施の形態に係る表示装置の他の電流ドライブ回路の等価回路を示す回路図である。
- 【図7】本発明の第3の実施の形態に係る表示装置の駆動方法を示す第1のタイミング図である。
- 【図8】本発明の第3の実施の形態に係る表示装置の駆動方法を示す第2のタイミング図である。
- 【図9】本発明の第4の実施の形態に係る表示装置の画素回路の等価回路を示す第1の回路図である。
 - 【図10】図9の回路の動作を示すタイミング図である。
- 【図11】動画偽輪郭の第1の発生状況を示す第1の動画偽輪郭図である。
- 【図12】動画偽輪郭の第2の発生状況を示す第2の動画偽輪郭図である。
- 【図13】本発明の第4の実施の形態に係る表示装置の画素回路の等価回路を示す第2の 回路図である。
- 【図14】本発明の第4の実施の形態に係る表示装置の他の画素回路の等価回路を示す第 3の回路図である。
- 【図15】本発明の第4の実施の形態に係る表示装置の他の画素回路の等価回路を示す第 404の回路図である。
- 【図16】図15の走査タイミングを示すタイミング図である。
- 【図17】本発明の第5の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
- 【図18】図17の回路の動作を示すタイミング図である。
- 【図19】本発明の第5の実施の形態に係る表示装置の他の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
- 【図20】本発明の第6の実施の形態に係る表示装置の画素回路の応用例の等価回路を示す回路図である。
- 【図21】図20の回路の動作を示すタイミング図である。


10


20


```
【図22】画素の配線構成の平面図である。
【図23】従来の有機ELによる第1の画素回路の等価回路を示す回路図である。
【図24】従来の有機ELによる第2の画素回路の等価回路を示す回路図である。
【図25】従来の有機ELによる第3の画素回路の等価回路を示す回路図である。
【図26】従来の有機ELによる第4の画素回路の等価回路を示す回路図である。
【図27】本発明の第5の実施の形態に係る表示装置のさらに他の画素回路の等価回路を
示す回路図である。
【図28】本発明の第5の実施の形態に係る表示装置のさらに他の画素回路の等価回路を
示す回路図である。
【図29】本発明の第5の実施の形態に係る表示装置のソースドライバ回路出力端回路の 10
等価回路を示す回路図である。
【図30】図29の回路の動作を示すタイミング図である。
【図31】図29の回路動作をシミュレーションしたタイミング図である。
【図32】図29の回路出力電流をシミュレーションした結果である。
【符号の説明】
Aij
          画素
          電流ドライブ回路
Рj
          スイッチ用TFT (第1のスイッチング素子)
Q 1
          スイッチ用TFT (第2のスイッチング素子)
Q 2
                                             20
Q 3
          選択用TFT(第2のアクティブ素子)
          電流出力用TFT(第1のアクティブ素子)
Q 4
          選択用TFT(第2のアクティブ素子)
Q10.
Q14
          選択用TFT(第2のアクティブ素子)
          コンデンサ (第1のコンデンサ)
C 1
          電気光学素子
EL1
          ソース配線(第1の配線)
Sj
          ゲート配線(第2の配線)
Gi
          データ配線 (第3の配線)
Тj
             制御線 (第4の配線)
Ei, Wi
Icon
          定電流源
          コンデンサ(第2のコンデンサ)
C 1 0
          スイッチ用TFT (第3のスイッチング素子)
Q 3 0
          スイッチ用TFT(第5のスイッチング素子)
Q 3 1
```


スイッチ用TFT(第4のスイッチング素子)


Q 3 2


















【図7】









【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】







【図26】




【図27】




【図28】





【図29】



【図30】







フロントページの続き

(51)Int.Cl.⁷

FΙ

テーマコード (参考)

G 0 9 G 3/20 6 4 1 A G 0 9 G 3/20 6 4 1 D H 0 5 B 33/14 A

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-177926

(43) Date of publication of application: 24.06.2004

(51)Int.CI.

G09G 3/30 G09G 3/20

H05B 33/14

(21)Application number: 2003-138731

(71)Applicant: SHARP CORP

(22)Date of filing:

16.05.2003

(72)Inventor: NUMAO KOJI

Priority number: 2002292922

Priority date: 04.10.2002

Priority country: JP


(54) DISPLAY DEVICE

(57)Abstract:

(30)Priority

PROBLEM TO BE SOLVED: To provide a display device which can prevent the current value from varying among source lines, while a current driver circuit for the electro-optic device is constituted of a low temperature polysilicon TFT or CG silicon TFT.

SOLUTION: A current driver circuit Pi in a driver circuit generates, and maintains, a state where a drive current for an electro-optic device EL1 flows through a current output TFT Q9 and a capacitor C2, using a constant current outputted from a single constant current source Icon during a non-drive controllable period for the pixel Aij. The driver circuit performs the previous operation on each pixel. The current driver circuit Pj then generates the drive current in the maintained circuit state and passes the drive current through a source line Sj to the pixel Ajj which is in a drive controllable period by means of voltage state of the gate line Gi, so as to control the driving of the pixel Aij. Thus, in the pixel Aij receiving the drive current, the drive current flows through the electrooptic device EL1 to effect a display.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

(19) 日本国特許庁(JP)

(12)公 開 特 許 公 報(A)

(11)特許出願公開番号

特第2004-177926 (P2004-177926A)

(43) 公開日 平成16年6月24日 (2004.6.24)

(51) Int. C1. 7	F 1				テーマコード (参考)				
GO9G 3/30	GO9G	3/30	J		3 K O	07			
GO9G 3/20	G09G	3/20	611H		5C0	80			
HO5B 33/14	G09G	3/20	612F				•		
	GO9G	3/20	623B					•	
	G09G	3/20	624B						
	審査請求 未	請求 請求	項の数 12	OL	(全 47	頁)	最終頁	に続く	
(21) 出願番号	特願2003-138731 (P2003-138731)	(71) 出題。	人 0000050	49					
(22) 出願日	平成15年5月16日 (2003.5.16)	引16日 (2003. 5. 16) シャープ株式				会社			
(31) 優先権主張番号	:張番号 特願2002-292922 (P2002-292922) 大阪府大阪市				倍野区	長池町	22番	22号	
(32) 優先日	平成14年10月4日 (2002.10.4)	(74) 代理。	人 1000800	34					
(33) 優先権主張国	日本園 (JP)		弁理士	原簡	三				
		(74) 代理,	人 1001137	01					
			弁理士	木島	隆		.*	•	
		(74)代理。	-						
•				金子	一郎			•	
	•	(72) 発明							
	·	大阪府大阪市阿倍野区長池町22番22号							
	•		·=	ープ株式					
		F ターム	(参考) 3KO(BA06	DB03	GA04	
			5008	30 AA06	BB05	DD01	DD05	DD29	
•				EE29	FF01	FF07	FF11	1103	
		<u> </u>		JJ04	KK07	KK47			


(54) 【発明の名称】表示装置

(57)【要約】

低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供する。 【解決手段】ドライブ回路の電流ドライブ回路Pjは、画素Aijの駆動制御可能期間外に1つの定電流源IConから出力される定電流を用いて、電流出力用TFTQ9およびコンデンサC2に電気光学素子EL1の駆動電流が流れる状態を生成してこれを保持する。ドライブ回路Pjは、ゲート配線Giの電位状態によって更新制御可能期間となった画素Aijに対して、保持した回路状態で駆動電流を生成し、ソース配線Sjを介した回路状態で駆動電流を生成し、ソース配線Sjを介して伝達することにより、画素Aijを駆動制御する。駆動電流が伝達された画素Aijを駆動制御する。駆動電流が伝達された画素Aijでは、この駆動電流が電気光学素子EL1に流れて表示を行う。

【課題】電気光学素子の電流駆動用のドライブ回路を、

【選択図】 図17



【特許請求の範囲】

【請求項1】

第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を 有する画素と、

上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して上記画素を駆動制御するドライブ回路とを備えた表示装置において

1つの定電流源を備え、

上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動 10制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴とする表示装置。

【請求項2】

上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数 の期間の選択的な組み合わせにより長さが決定されることを特徴とする請求項1に記載の 表示装置。

【請求項3】

上記画素は、

上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第1の アクティブ素子と、

上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時 に上記第1のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する電 圧条件を保持する第1のコンデンサと、

上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記第1のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と、

導通状態となることにより上記画素を上記第1の配線に接続して上記駆動制御可能期間を開始させ、上記第1のコンデンサによる上記電圧条件を上記第1のコンデンサに保持させる第1のスイッチング素子とを備えていることを特徴とする請求項1または2に記載の表示装置。

【請求項4】

上記第1のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状態にある上記第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように設けられた第3の配線を備えており、

上記第1のスイッチング素子は、導通状態となることによって、上記第1の配線を上記第 1のアクティブ素子の電流出力端子に接続することを特徴とする請求項3に記載の表示装 置。

【請求項5】

上記第1のスイッチング素子の導通状態および遮断状態を決める電位を上記第1のスイッチング素子に伝達する第4の配線を備えていることを特徴とする請求項3または4に記載の表示装置。

【請求項6】

上記第1のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチング素子を備えていることを特徴とする請求項3ないし5のいずれかに記載の表示装置。

【請求項7】

第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を

有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制 御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学 素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を 介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示 装置であり、

上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から 出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成。 して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する ことを特徴とする表示装置。

【請求項8】

- 第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、 上記電気光学素子と第1のアクティブ素子とを直列に配置し、
- 上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、
- 上記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、
- 上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング 素子を配置し、
- 上記第1のスイッチング素子の制御端子に第4の配線を接続したことを特徴とする表示装

【請求項9】

第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、 上記第1の配線と並行して第3の配線を配置し、

上記電気光学素子と第1のアクティブ素子とを直列に配置し、

上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、

上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、

上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング 素子を配置したことを特徴とする表示装置。

【請求項10】

上記電気光学素子と上記第1のアクティブ素子との間に第2のスイッチング素子を配置し たことを特徴とする請求項8または9に記載の表示装置。

【請求項11】

上記第2のスイッチング素子の制御端子に第4の配線を接続したことを特徴とする請求項 10に記載の表示装置。

【請求項12】

- 上記第3の配線に接続される第2のコンデンサと、
- 上記第3の配線と第1の電位配線との間に配置された第3のスイッチング素子と、
- 上記第2のコンデンサの他方端子と上記第1の配線との間に配置された第4のスイッチン グ素子と、
- 上記第2のコンデンサの他方端子と第2の電位配線との間に配置された第5のスイッチン グ素子とを備えたことを特徴とする請求項9ないし11のいずれかに記載の表示装置。

【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】

本発明は、有機EL(Electro Luminescence)ディスプレイやFED(Field Emission D isplay) 等の電流駆動素子を用いた表示装置に関するものである。

[0002]

【従来の技術】

近年、有機ELディスプレイやFEDディスプレイの研究開発が活発に行われている。特 に有機ELディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯 電話やPDA (Personal Digital Assistants) などの携帯機器用として注目されている

[0003]

この有機ELディスプレイは単純マトリックス型から商品化が始まったが、将来アクティブマトリックス型が主流になると考えられている。この有機EL用アクティブ素子は、アモルファスシリコンTFTでも実現可能であるが、ドライブ回路も同時に形成できて、より小型のTFTで有機ELを駆動できる(TFTの移動度が高い)、単結晶シリコンTFTやポリシリコンTFTやCG(Continuous Grain)シリコンTFTが有力視されている。特に、直視型ディスプレイ用としてガラス基板上に形成できる低温ポリシリコンTFTやCGシリコンTFTが好まれている。

[0004]

この低温ポリシリコンやCGシリコンを用いたアクティブマトリックス型有機ELの画素 ¹⁰ 回路は、非特許文献 1 等で参照されているように、基本的に図 2 3 に示すように 2 つのT FT素子Qa・QbとコンデンサCaと有機EL素子ELaとから構成される。

[0005]

即ち、電源配線 V r e f と電源端子 V c o m との間で駆動用 T F T 素子 Q b が有機 E L 素子 E L a と直列に配置され、その駆動用 T F T 素子 Q b のゲート端子とソース端子との間にコンデンサ C a が接続され、ソース端子は電源配線 V r e f に接続されている。また、選択用 T F T 素子 Q a のゲートはゲート配線 G i に接続されており、ソース・ドレインはソース配線 S j と駆動用 T F T 素子 Q b のゲート端子とを接続するように接続されている。選択用 T F T 素子 Q a を導通状態(O N 状態)として、ソース配線 S j からコンデンサ C a へ電圧を入力することで、駆動用 T F T 素子 Q b の導通抵抗を制御し、有機 E L 素子 E L a に流れる電流を制御し、画素の輝度を制御する構成である。また、その後、選択用 T F T 素子 Q a を非導通状態(O F F 状態)として、コンデンサ C a の電位を保持し、駆動用 T F T 素子 Q b の導通状態を保持し、画素の輝度を維持する構成である。

[0006]

この構成で中間調を表示する状態とする場合、同一の電圧をコンデンサCaへ印加しても、駆動用TFT素子Qbの閾値特性・移動度がバラツけば、有機EL素子ELaを流れる電流値がバラツキ、画素の輝度がバラツくという問題を抱える。

[0007]

そこで、非特許文献2で示された画素回路構成を図24に示す。図24の回路構成では、 駆動用TFT素子Qbと有機EL素子ELaとの間にスイッチ用TFT素子Qcを配置し 30 、駆動用TFT素子Qbとスイッチ用TFT素子Qcとの接続点と、ソース配線Sjとの 間に選択用TFT素子Qaを接続し、スイッチ用TFT素子QcとコンデンサCaの間に スイッチ用TFT素子Qdを配置している。スイッチ用TFT素子Qc・Qdのゲートは ゲート配線Giに接続されている。

[0008]

この構成では、スイッチ用TFT素子QcをOFF状態として、選択用TFT素子Qaとスイッチ用TFT素子QdをON状態とすることで、電源配線Vrefよりソース配線Sjへ電流が流れる。この電流量を図示しないソースドライブ回路の電流源で制御することで、駆動用TFT素子Qbのゲート電圧が、駆動用TFT素子Qbの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、選択用TFT素子Qaとスイッチ用TFT素子QdとをOFF状態として、スイッチ用TFT素子QcをON状態とすることで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaへ流れるよう制御される。

[0009]

また、非特許文献3や特許文献1で示された画素回路構成を図25に示す。図25の回路構成では、駆動用TFT素子Qbと電源配線Vrefとの間にスイッチ用TFT素子Qgが、駆動用TFT素子Qbとソース配線Sjの間にスイッチ用TFT素子Qfが、有機EL素子ELaとコンデンサCaとの間に選択用TFT素子Qeが配置されている。スイッチ用TFT素子Qf・Qgおよび選択用TFT素子Qeの各ゲートはゲート配線Giに接50

続されている。

[0010]

この構成では、スイッチ用TFT素子QgをOFF状態として、選択用TFT素子Qeと スイッチ用TFT素子QfとをON状態とすることで、ソース配線Sjより有機EL素子 ELaへ電流が流れる。この電流量を図示しないソースドライブ回路の電流ドライブ回路 Pjで制御することで、駆動用TFT素子Qbのゲート端子電圧が、駆動用TFT素子Q bの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定 された電流量が流れるような電圧に設定される。そして、スイッチ用TFT素子Qfと選 択用TFT素子QeとをOFF状態とし、スイッチ用TFT素子QgをON状態とするこ とで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された 10 電流量が有機EL素子ELaに流れるよう制御される。

[0011]

また、非特許文献4で示された画素回路構成を図26に示す。図26の回路構成では、電 源配線Vrefと選択用TFT素子Qaとの間に別の駆動用TFT素子Qiが、選択用T FT素子OaとコンデンサCaとの間にはスイッチ用TFT素子Ohが配置されている。 選択用TFT素子Qaのゲートはゲート配線GiAに、スイッチ用TFT素子Qhのゲー トはゲート配線GiBにそれぞれ接続されている。この構成では、駆動用TFT素子Qb ・Qiがゲート端子を共有するカレントミラー回路を構成し、駆動用TFT素子Qiが選 択用TFT素子Qaに接続されている。

[0012]

そして、選択用TFT素子Qaとスイッチ用TFT素子QhとをON状態とすることで、 電源配線Vrefからソース配線Sjへ電流を流す。この流れる電流量を図示しないソー スドライブ回路の電流ドライブ回路Pjで制御することで、駆動用TFT素子Qiのゲー ト端子電圧が、駆動用TFT素子Qiの閾値電圧・移動度に依らず、駆動用TFT素子Q iに所定の電流量が流れるような電圧に設定される。そして、スイッチ用TFT素子Qh と選択用TFT素子QaとをOFF状態とすることで、コンデンサCaにこの時の電位が 保持され、、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaに流れる よう制御される。

[0013]

なお、CGシリコンTFTの構成に関しては、非特許文献5等で発表されている。また、 CGシリコンTFTプロセスに関しては、非特許文献6等で発表されている。また、有機 E L 素子の構成については、非特許文献 7 等で発表されている。

[0014]

【特許文献1】

特表2002-514320号公報

公表日 2002年5月14日

[0015]

【非特許文献1】

"Active Matrix Addressing of Polymer Light Emitting Diodes Using Low Temperature Poly Silicon TFTs", AM-LCD2000pp249-252

[0016]

【非特許文献2】

"Active Matrix PolyLED Displays", IDW'00pp235-238

[0017]

【非特許文献3】

"Improved Polysilicon TFT Drivers for Light Emitting Polymer Displays", I D W' 0.0 pp 2 4 3 - 2 4 6

[0018]

【非特許文献4】

"13.0-inch AM-OLED Display with Top Emitting Structure and Adaptive Current Mode 50

Programmed Pixel Circuit(TAC)", SID'01pp384-386

[0 0 1 9]

【非特許文献5】

SID'00 Digest pp.924-9270 "4.0-in. TFT-OLED Displays and a Novel Digital Drivin g Method"半導体エネルギー研究所

[0020]

【非特許文献6】

AM-LCD 2000 pp.25-280 "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display"半導体エネルギー研究所

[0 0 2 1]

【非特許文献7】

AM-LCD '01 pp.211-2140 "Polymer Light-Emitting Diodes for use in Flatpanel Disp lay"

[0 0 2 2]

【発明が解決しようとする課題】

しかしながら、ソースドライブ回路をTFTで形成する場合、ソース配線毎に電流源を設 けると、その電流源を構成するTFT素子の閾値特性・移動度のバラツキにより、同じ電 流を流すつもりでも、ソース配線毎に電流量がばらついてしまう。即ち、ソースドライブ 回路を構成するTFT素子自体の特性がばらつくので、その出力電流・電圧がバラツキ、 輝度ムラが目立つのである。

[0 0 2 3]

上記特許文献1や、非特許文献2ないし4では、ソース配線Sjを駆動するためのソース ドライブ回路の電流ドライブ回路Piをどのように構成するか明示されていない。

[0024]

そこで、パネル毎に (またはRGB各色毎に) 1つの電流ドライブ回路Piを設ける方法 が考えられるが、このような構成を取ると、電流ドライブ回路Pjに必要とされる出力電 流の周波数が高くなり、現状のTFT特性では構成することが困難である。

[0025]

そこで、ソースドライブ回路をTFTで構成せず単結晶ICで構成する方法が考えられる が、これではドライブ回路も同時に形成できるという、低温ポリシリコンTFTやCGシ 30 リコンTFTの特長が生かせなくなる。

[0026]

本発明は上記課題を解決するためになされたものであり、電気光学素子の電流駆動用のド ライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能とし ながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供する ことを目的とする。

[0027]

【課題を解決するための手段】

本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交差する 各領域に設けられた、電流駆動型の電気光学素子を有する画素と、上記第2の配線の電位 40 状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して 上記画素を駆動制御するドライブ回路とを備えた表示装置において、1つの定電流源を備 え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上 記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を 駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される 定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し 、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴 としている。

[0028]

上記の発明によれば、ドライブ回路は、画素の駆動制御可能期間外に1つの定電流源から

10

出力される定電流を用いて、ドライブ回路内部に電気光学素子の駆動電流が流れる回路状 態を生成してこれを保持する。ドライブ回路はこの動作を各画素に対して行うが、ドライ ブ回路は各画素に共通の定電流源を用いるため、上記ドライブ回路の出力特性をその定電 流値でバラツキが少なくなるよう設定できる。その結果、各画素に対して設定する駆動電 流に正確に対応した回路状態を保持することになる。そして、ドライブ回路は、第2の配 線の電位状態によって駆動制御可能期間となった画素に対して、保持した回路状態で駆動 電流を生成し、第1の配線を介して伝達することにより、画素を駆動制御する。駆動電流 が伝達された画素では、この駆動電流が電気光学素子に流れて表示を行う。

[0029]

また、上記のドライブ回路では、パネル毎にまたはRGB各色毎に1つの電流ドライブ回 10 路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記 駆動制御可能期間外に1つの定電流源を用いて第1の配線に対応するドライブ回路の駆動 電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電 流の周波数が高くなることはない。従って、低温ポリシリコンTFTやCGシリコンTF TなどのTFTを用いて構成することができる。

[0030]

この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCG シリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを 防止することができる表示装置を提供することができる。

[0031]

さらに本発明の表示装置は、上記課題を解決するために、上記電気光学素子に上記駆動電 流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせに より長さが決定されることを特徴としている。

[0032]

上記の発明によれば、一定期間内に設けられた複数の期間から選択的に組み合わせること により電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間におい て、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行 うことができる。

[0033]

さらに本発明の表示装置は、上記課題を解決するために、上記画素は、上記電気光学素子 30 の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第1のアクティブ素子と . 上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動 時に上記第1のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する 電圧条件を保持する第1のコンデンサと、上記駆動制御可能期間に、導通状態となること により上記ドライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記 第1のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態とな ることにより上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と 、導通状態となることにより上記画素を上記第1の配線に接続して上記駆動制御可能期間 を開始させ、上記第1のコンデンサによる上記電圧条件を上記第1のコンデンサに保持さ せる第1のスイッチング素子とを備えていることを特徴としている。

[0 0 3 4]

上記の発明によれば、第1のスイッチング素子が導通状態になると、第1のスイッチング 素子は画素を第1の配線に接続し、駆動制御可能期間が開始する。この駆動制御可能期間 に、第2のアクティブ素子が導通状態となることにより、ドライブ回路から第1のアクテ ィブ素子に駆動電流が伝達され、電気光学素子の電流駆動時に電気光学素子に流す駆動電 流を第1のアクティブ素子に生成させるために第1のアクティブ素子に印加する電圧条件 が生成される。そして、第2のアクティブ素子が遮断状態となることにより、生成された 電圧条件は第1のコンデンサに保持される。さらに、この後に第1のスイッチング素子が 遮断状態となることにより、画素は第1の配線から遮断されて駆動制御可能期間が終了し 、第1のコンデンサが保持した電圧条件で第1のアクティブ素子から電気光学素子に駆動 50

電流が流れる電流駆動が可能になる。

[0035]

以上により、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができ

[0036]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のアクティブ素子によ る上記電圧条件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状 態にある上記第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように 設けられた第3の配線を備えており、上記第1のスイッチング素子は、導通状態となるこ とによって、上記第1の配線を上記第1のアクティブ素子の電流出力端子に接続すること 10 を特徴としている。

[0037]

上記の発明によれば、第2のアクティブ素子が導通状態にあるときには第3の配線から、 第1のスイッチング素子を介さずに第2のアクティブ素子を介して、第1のアクティブ素 子による電圧条件の生成に必要な電位が第1のアクティブ素子に伝達される。そして、第 1のスイッチング素子が導通状態となることによって、第1の配線は第1のアクティブ素 子の電流出力端子に接続される。従って、電気光学素子が閾値電圧を有するダイオード型 の電気光学素子であってこれを暗輝度状態にしたいとき、第3の配線から第2のアクティ ブ素子を介して第1のアクティブ素子に第1のアクティブ素子が遮断状態となるような電 位を伝達し、第1の配線から第1のスイッチング素子を介して第1のアクティブ素子の電 20 流出力端子に、電気光学素子に印加される電圧が閾値電圧以下となるような電位を伝達す ることにより、電気光学素子を完全に暗状態とすることができる。

[0038]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のスイッチング素子の 導通状態および遮断状態を決める電位を上記第1のスイッチング素子に伝達する第4の配 線を備えていることを特徴としている。

[0039]

上記の発明によれば、第2のアクティブ素子の導通状態および遮断状態を決める電位を第 2のアクティブ素子に伝達するのに例えば第2の配線を用いるようにし、第4の配線が第 1のスイッチング素子の導通状態および遮断状態を決める電位を第1のスイッチング素子 30 に伝達する。従って、第1のコンデンサが電圧条件を保持するまでに、生成された電圧が 電圧条件から第1のスイッチング素子のスイッチングによって変化してしまうという悪影 響を回避し、第1のコンデンサが電圧条件を保持した後に第1のスイッチング素子を遮断 状態とすることを確実に行うことができる。

[0040]

また、上記電圧条件を第1のコンデンサに保持させた後、第1の配線とドライブ回路との 間の接続を切り、第1のスイッチング素子を遮断状態とする。

[0041]

その後、第1のアクティブ素子を遮断状態とする場合、第1の配線をOFF電位に接続す る。また、第1のアクティブ素子を導通状態のままとする場合、第1の配線とドライブ回 40 路との間をオープン状態のままとする。

その後、第2のアクティブ素子を遮断状態とする。

[0042]

この場合、電気光学素子へ電流を流すことなく第1のアクティブ素子を遮断状態とするこ とができる。

[0043]

また、第4の配線を備えていることによって、第2のアクティブ素子の状態とは独立に第 1のスイッチング素子の導通状態と遮断状態とを切り替えることができるので、電気光学 **素子の電流駆動を行っている最中に第1のアクティブ素子を遮断状態とするような電位を** 第2のアクティブ素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御 50

することができる。

[0044]

さらに本発明の表示装置は、上記課題を解決するために、上記第1のアクティブ素子から 上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチン グ素子を備えていることを特徴としている。

[004.5]

上記の発明によれば、第1のアクティブ素子から電気光学素子へ駆動電流が流れる経路を、第2のスイッチング素子によって導通および遮断することができるので、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。

[0046]

また、本発明の表示装置の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交差する各領域に設けられた、電流駆動型の電気光学素子を有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成することを特徴としている。

[0047]

上記の発明によれば、上記ドライブ回路の駆動電流を1つの定電流源を用いて設定するので、上記ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラッキを抑えられるので好ましい。

[0048]

この結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0049]

また、本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交 30 差する各領域に電気光学素子を有する表示装置であって、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置し、上記第1のスイッチング素子の制御端子に第4の配線を接続したことを特徴としている。

[0050]

上記の発明によれば、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる。また、上記第2のアクティブ素子を非導通状態とすることで、上記電位を保持できる。

[0051]

従って、電気光学素子の電流駆動用ドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0052]

また、本発明の表示装置は、上記課題を解決するために、第1の配線と第2の配線とが交 50

10

差する各領域に電気光学素子を有する表示装置であって、上記第1の配線と並行して第3の配線を配置し、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置したことを特徴としている。

[0053]

上記の発明によれば、第1の配線と第3の配線とを繋ぎ、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を 10 生成できる。

[0 0 5 4]

従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができる。

[0055]

また、第1の配線と第3の配線とを分離し、第1のスイッチング素子と第2のアクティブ ²⁰素子とを導通状態とし、第3の配線に所定の電位を印加することで上記第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。

[0056]

また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第1のアクティブ素子との間に第2のスイッチング素子を配置した表示装置である。

[0 0 5 7]

上記構成によれば、電気光学素子の特性によらず、上記第1のアクティブ素子の出力電流を第1の配線へ導けるので、上記第1の配線と第3の配線との間を導通状態としたとき、第1のアクティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。そ 30 の結果、第1のアクティブ素子の出力電流のバラツキを抑えられて好ましい。

[0058]

また、第1の配線と第3の配線との間を非導通状態とし、第3の配線へ所定の電圧を印加することで第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。

[0059]

また、上記表示装置は、特に、上記第2のスイッチング素子の制御端子に第4の配線を接続した表示装置である。

[0060]

上記構成により、第4の配線の電位状態により、第1のアクティブ素子の導通および遮断 ⁴⁰ とは独立に第2のスイッチング素子を導通および遮断することができるので、第1のアクティブ素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。

[0061]

また、上記表示装置は、特に、上記第1のスイッチング素子と第2のアクティブ素子との 導通状態を制御する配線を異ならせた表示装置である。

[0062]

上記構成により、上記第2のアクティブ素子と第1のスイッチング素子を独立に制御できるので、上記第2のアクティブ素子を非導通状態とした後、上記第1のスイッチング素子を非導通状態とできる。その結果、上記第1のアクティブ素子が所定電流を流している状 50

態でその電位を上記第1のコンデンサへ保持でき、その出力電流値のバラツキを抑制でき るので好ましい。

[0063]

また、上記表示装置用にドライバ回路の出力端には、第3の配線に第2のコンデンサを接 続し、第3の配線と第1の電位配線との間に第3のスイッチング素子を配置し、上記第2 のコンデンサと第1の配線との間に第4のスイッチング素子を配置し、上記第2のコンデ ンサと第2の電位配線との間に第5のスイッチング素子を配置した構成を用いることが好 ましい。

[0064]

上記構成によれば、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線と 10 の間に電位差を発生できる。その結果、上記第1のアクティブ素子へ所望の電流を流すと きの第3配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電 流のバラツキを抑えられるので好ましい。

[0065]

【発明の実施の形態】

以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。

本発明に用いられる各スイッチング素子は低温ポリシリコンTFTやCGシリコンTFT などで構成できるが、以下の実施の形態ではCGシリコンTFTを用いることとする。

なお、このCGシリコンTFTの構成に関しては、非特許文献5等で発表されているので 、ここではその詳細な説明は省略する。

[0068]

また、CGシリコンTFTプロセスに関しては、非特許文献6等で発表されているので、 ここではその詳細な説明は省略する。

[0069]

また、以下の実施の形態で用いる電気光学素子である有機EL素子の構成についても、非 特許文献7等で発表されているので、ここではその詳細な説明は省略する。

[0070]

[実施の形態1]

本発明の一実施の形態について、図1ないし図4に基づいて説明すれば以下の通りである

本実施の形態では特に本発明の表示装置が備えるドライブ回路の構成及び駆動方法、画素 構成について説明する。

[0072]

図1に、本実施の形態の表示装置の一部を示す。これは該表示装置のドライブ回路の一部 と画素の一部とを、それぞれの基本構成として示した図である。

[0073]

図1ではm×nのマトリックス状に配置された画素Aijのうち2つの画素のみ描かれて 40 いる。しかし、実際の表示装置はこの画素Aijが縦にm個、横にn個配置されている。 また、カラー表示装置では、1つの画素が3つのドットから構成され、各々のドットに電 気光学素子とその画素回路が配置されるが、図1では説明を簡単にするために、1つの画 素が1つのドットから構成された単色表示装置を示す。

[0074]

図1の画素Aijの回路構成は、全実施の形態で述べる画素構成のうちの第1の画素回路 構成である。各画素Aijはソース配線(第1の配線)Sjとゲート配線(第2の配線) Giとが交差する領域に設けられ、それぞれ電気光学素子EL1、n型のスイッチ用TF T(第1のスイッチング素子)Q1、n型の選択用TFT(第2のアクティブ素子)Q3 、p型の電流出力用TFT(第1のアクティブ素子)Q4、およびコンデンサ(第1のコ

シデンサ) C1とを備えている。

[0075]

電気光学素子EL1はダイオード型の電流駆動型電気光学素子であり、陰極は電源端子Vcomに接続されている。電流出力用TFTQ4は、電源配線Vrefと電源端子Vcomとの間に電気光学素子EL1と直列に接続されており、コンデンサC1はそのゲート電圧を保持するように電流出力用TFTQ4に接続されている。そのコンデンサC1の電圧は選択用TFTQ3により設定される。選択用TFTQ3はゲート端子がゲート配線(第2の配線)Giに接続され、ソース端子・ドレイン端子は電流出力用TFTQ4のゲート端子と、電流出力用TFTQ4と電気光学素子EL1との接続点とをつなぐように接続されている。選択用TFTQ3の導通状態および遮断状態はゲート配線Giの電位状態で決10定される。

[0076]

電気光学素子EL1は陽極側で電流出力用TFTQ4と直列に接続され、スイッチ用TFTQ1はそのソース端子・ドレイン端子が上記接続点とソース配線Sjとを接続するように配置されている。そして、スイッチ用TFTQ1のゲート端子は制御線Wiに接続されている。スイッチ用TFTQ1の導通状態および遮断状態は制御線Wiの電位状態で決定される。

[0077]

画素Aijは、制御線Wiの電位状態がハイになってスイッチ用TFTQ1が導通状態となることにより、電流ドライブ回路Pjによるソース配線Sjを介した駆動制御が可能な駆動制御可能期間となる。また、制御線Wiの電位状態がローになってスイッチ用TFTQ1が遮断状態となることにより、電流ドライブ回路Pjによるソース配線Sjを介した駆動制御が不可能な駆動制御可能期間外となる。

[0078]

次に、ドライブ回路の一部である図1の電流ドライブ回路Pjの構成について説明する。 電流ドライブ回路Pjは、電気光学素子EL1を電流駆動するための駆動電流を生成して 画素Aijの駆動制御可能期間にソース配線Sjを介して画素Aijに伝達することによ り画素Aijを駆動制御する。

[0079]

電流ドライブ回路Pjは電流源回路Bjを備えている。電流源回路Bjは、n型のTFTQ6・Q7・Q8、n型の電流設定用TFTQ9、およびコンデンサC2を備えている。電流出力用TFTQ9は、TFTQ6を介してソース配線Sjに接続されているとともに、TFTQ7を介して外部の定電流源Iconに接続されている。TFTQ6のゲート端子は制御配線Djに接続され、制御配線Djの電位によってTFTQ6の導通状態および遮断状態が決定される。電流設定用TFTQ9のソース端子はGNDに接続されている。TFTQ7のゲート端子は制御配線Ljに接続され、制御配線Ljの電位によってTFTQ7の導通状態および遮断状態が決定される。

[0 0 8 0]

また、コンデンサC2は電流設定用TFTQ9のゲート端子とソース端子との間に接続されており、その端子間電圧が電流設定用TFTQ9のゲート電圧となる。TFTQ8は電流設定用TFTQ9のゲート端子を定電流源Iconに接続するか否かを決めるスイッチ用素子である。TFTQ8のゲート端子は制御配線Rjに接続され、制御配線Rjの電位によってTFTQ8の導通状態および遮断状態が決定される。

[0081]

また、電流ドライブ回路Pjはソース配線Sjを電源配線VHに接続するか否かを決めるp型のTFTQ5を備えている。TFTQ5のゲート端子は制御配線Djに接続されている。

[0082]

上記の構成の電流ドライブ回路 P_j と同一の構成のドライブ回路が、ソース配線ごとに電流ドライブ回路 P_j+1 、 P_j+2 、…と備えられている。ただし、定電流源Iconは 50

、各ドライブ回路に共通に1つだけ設けられている。

[0083]

図1のドライブ回路を構成する電流ドライブ回路Pjは、1つの電流源回路Bjから1つの電流ドライブ回路Pjが構成されているので、その出力電流は(外部定電流源Iconにより設定された電流値を取るか、OFF電位VHを取るかの)2つの状態を持つ。

[0084]

そして、この電流ドライブ回路PjはこのON状態の電流値でバラツキが最小となるよう電流設定用TFTQ9のゲート幅や長さを設定すればいいので、その出力電流値のバラツキは少なくできる。

[0085]

この電流ドライブ回路Pjの出力電流レベルが2値レベルを取るとき、多階調レベルを得るための駆動方法を図<math>2に示す。

[0086]

即ち、図2では、1つのフレーム期間を3つのフィールド期間に分け、各々のフィールド期間の長さを1:2:4の比に設定する。そして各々のフールド期間の最初に各画素Aijの電流出力用TFTQ4の設定動作を行う。その結果、1フレーム期間の間に、各画素Aijの電気光学素子EL1を流れる電流は3回変化可能であり、各々の表示期間の比率が1:2:4となるので、8つの異なる電荷総量が与えられ、8階調表示が可能となる。DjおよびG1~G8の欄の1、2、3はそれぞれ、1ビット目、2ビット目、および3ビット目のデータに対応して駆動されることを示している。

[0087]

そして、図2に示すように、第3フィールドの表示状態を設定した後、各電流ドライブ回路Pjの電流値を順番に再設定する。その結果、次のフレームにおいても各電流ドライブ回路Pjから等しい電流値が出力できるようになる。なお、この図2のタイミングチャートは、表示装置の画素数m×nは8×16の場合に相当する。

[0088]

図2において1) D_j , L_j , R_j の欄に「1」~「16」の数字が入っているのは、この各電流ドライブ回路 P_j の電流設定動作を行うことを示しており、その時のタイミングチャートを図3に示す。

[0089]

この電流設定モードでは、最初に電流ドライブ回路Pjからソース配線Sjへ電流が流れ出ないよう、制御配線Djをロー電位として、電流出力用TFTでもある電流設定用TFTQ9とソース配線Sjとを繋ぐn型TFTQ6をOFF状態とする。そして、この電流ドライブ回路Pjの電流設定用TFTQ9(兼電流出力用TFT)のみに定電流源Iconから電流が流れるよう、この電流ドライブ回路Pjに対応する制御配線Lj, Rjのみをハイ状態とし、他の電流ドライブ回路Pk($j \neq k$)に対応する制御配線Lk, Rkをロー状態とする。

[0.090]

このとき、電流ドライブ回路Pjの電流設定用TFTQ9 (兼電流出力用TFT) のソース端子と定電流源Iconを結ぶn型TFTQ7がON状態となり、コンデンサC2と定 40電流源Iconとを結ぶn型TFTQ8もON状態となり、電流設定用TFTQ9 (兼電流出力用TFT) へ定電流源Iconから定電流が流れ、その電流値によりコンデンサC2の電圧が設定される。

[0091]

その後、制御配線Rjをロー状態とすることでn型TFTQ8を非導通状態として、コンデンサC2の電圧を保持し、制御配線Ljをロー状態とすることで電流ドライブ回路Pjの電流設定を終了し、次の電流ドライブ回路Pj+1の電流設定を行う。その結果、電流ドライブ回路Pjの電流出力用TFTQ9(兼電流設定用TFT)の出力は、その電流出力用TFTQ9の特性バラツキに依らず、定電流源Iconにより設定された電流値が流れるよう設定される。

.

このようにして、電流ドライブ回路Pjは、画素Aijに対して駆動制御可能期間外に定 電流源Iconから出力される定電流を用いて、ドライブ回路Pj内部に電気光学素子E L1の駆動電流が流れる回路状態を生成して保持し、駆動制御可能期間に、保持した上記 回路状態で上記駆動電流を生成する。そして、画素Aijは、電気光学素子EL1に駆動 電流が流れる電流駆動期間の長さに対応して表示状態が決定される。電気光学素子EL1 に駆動電流が流れる電流駆動期間は、一定期間内に設けられた3つの期間の選択的な組み 合わせにより長さが決定される。

[0093]

図2で1) Dj, Lj, Rjの欄に『1』が示されているタイミングが図3の時間 $0 \sim T^{-10}$ aに相当し、電流ドライブ回路P1に対して上記設定動作を行う時間である。図2で1) Dj, Lj, Rjの欄に『2』が示されているタイミングが図3の時間Ta~2Taに相 当し、電流ドライブ回路P2に対して上記設定動作を行う時間である。なお、1)Dj, Lj, Rjの欄がブランクのときは、どの電流ドライブ回路Pjに対しても、上記設定動 作を行わない。

[0094]

また、図2において3) Gi, Wiの欄に $[1] \sim [8]$ の数字が入っているのが、この 電流ドライブ回路Piを用いて各画素Aiiの電流を設定する動作であり、その時のタイ ミングチャートを図4に示す。

[0095]

この画素選択動作では、各選択期間の最初にデータ信号Djを用いて、ソース配線Sjを 上記電流出力用TFTQ9に繋ぐか(図4の1)2)では『H』状態で示す)、OFF電 位VHに繋ぐか (図4の1) 2) では『L』状態で示す) を設定する。次に制御線Wiを ハイ状態とし、各画素Aijのスイッチ用TFTQ1をON状態とし、電流出力用TFT Q4からソース配線Sjへ電流が流れるよう設定する。また、ゲート配線Giをハイ状態 とし、選択用TFTQ3をON状態とし、電流出力用TFTQ4のゲート端子とソース配 線Siとを導通させる。

[0096]

このとき、データ信号Djがロー状態であれば、ソース配線SjはOFF電位VHに繋が るので、電流出力用TFTQ4のゲート端子の電位は、電流出力用TFTQ4がOFF状 30 態となるよう設定される。そして、この後、ゲート配線Giがロー状態となり、選択用T FTQ3がOFF状態となり、電流出力用TFTQ4のゲート電位として、このOFF電 位VHが保持される。

[0097]

その後、制御線Wiがロー状態となって、各画素Aijのスイッチ用TFTQ1がOFF 状態となり、電流出力用TFTQ4から電気光学素子EL1へ電流が流れることができる よう設定される。しかしこの場合、電流出力用TFTQ4のゲート電位がOFF電位なの で、電気光学素子EL1に電流が流れない状態が保持される。

[0098]

また、データ信号Djがハイ状態であれば、ソース配線Sjは電流源回路Bjに繋がるの 40 で、電流出力用TFTQ4からソース配線Sjを通して、電流源回路Bjへ電流が流れる 。このとき、ソース配線Sj電位は、電流出力用TFTQ4(兼電流設定用TFT)の電 流値が、電流源回路Bjの電流値と一致する条件で安定化する。その後、ゲート配線Gi がロー状態となって、選択用TFTQ3がOFF状態となれば、電流出力用TFTQ4の ゲート端子に付けられたコンデンサC1に、この電圧が保持される。

[0099]

その後、制御線Wiがロー状態となって、電流出力用TFTQ4から電気光学素子EL1 へ電流が流れることができるよう設定される。そして、電流源回路Bjにより設定された 電流値が電流出力用TFTQ4から電気光学素子EL1へ流れる。

[0100]

このように、電流出力用TFTQ4は、電気光学素子EL1の電流駆動時に駆動電流を生成して電気光学素子EL1に流す。コンデンサC1は、駆動制御可能期間にドライブ回路Pjから伝達された駆動電流を電気光学素子EL1の電流駆動時に電流出力用TFTQ4に生成させるために電流出力用TFTQ4に印加する電圧条件を保持する。選択用TFTQ4に生成させるために電流出力用TFTQ4に印加する電圧条件を保持する。選択用TFTQ4は、駆動制御可能期間に、導通状態となることによりドライブ回路Pjから電流出力用TFTQ4に駆動電流を伝達させて電流出力用TFTQ4に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件をコンデンサC1に保持させる。スイッチ用TFTQ1は、導通状態となることにより画素Aijをソース配線Sjに接続して駆動制御可能期間を開始させ、コンデンサC1による上記電圧条件の保持後に遮断状態となることにより画素Aijをソース配線Sjから遮断して駆動制御可能期間10を終了させて電気光学素子EL1の電流駆動を可能にする。

[0101]

なお、上記例では、ドライブ回路Pjから電流出力用TFTQ4に駆動電流を伝達しているのはスイッチ用TFTQ1および選択用TFTQ3がともに導通している期間であり、選択用TFTQ3がゲート配線Giの電位状態によって導通する期間を画素Aijの駆動制御可能期間と見なすこともできる。

[0102]

なお、電流源回路Bjにより設定された電流値が電流出力用TFTQ4から電気光学素子 EL1へ流れるとき、電流出力用TFTQ4の出力端子電位は、電気光学素子EL1を流 れる電流と、電流出力用TFTQ4を流れる電流とが等しくなるよう上昇する。

[0103]

この制御線Wiがハイ状態からロー状態になるとき、電流出力用TFTQ4からソース配線Sjへ流れる電流量は減少していく。しかし、電流ドライブ回路Pjがソース配線Sjから流れ出る電流量は一定値を保とうとするので、ソース配線Sjの電位は低下していく。一方、電流出力用TFTQ4の出力端子電位は上昇する。もし、この制御線Wiの変化タイミングと前記ゲート配線Giの変化タイミングとが同時であっても、スイッチ用TFTQ1と選択用TFTQ3との閾値特性バラツキが小さく、スイッチ用TFTQ1と選択用TFTQ3とが同時にQFFになれば問題ない。

[0104]

しかし、スイッチ用TFTQ1と選択用TFTQ3との閾値特性バラッキ条件によっては 30、スイッチ用TFTQ1がOFFになってから選択用TFTQ3がOFFとなり、電流出力用TFTQ4からコンデンサC1へ電荷が流れてから、コンデンサC1の電位が電流出力用TFTQ4のドレイン端子から切り離される可能性がある。

[0105]

この場合、制御線Wiがロー状態となったあとに電流出力用TFTQ4から電気光学素子EL1へ流れる電流値は、電流源回路Bjにより設定された電流値と一致しない。そこで、本実施の形態で用いる画素回路構成としては、このスイッチ用TFTQ1と選択用TFTQ3とが独立に制御できる構成が望ましい。

[0106]

なお、図2の3) Gi, Wiの欄に「1」が示されているタイミングが図4の時間0~T 40 bに相当し、画素A1 jに対して上記選択動作を行う時間である。図2の3) Gi, Wi の欄に「2」が示されているタイミングが図4の時間Tb~2Tbに相当し、画素A2 jに対して上記選択動作を行う時間である。なお、3) Gi, Wiの欄がブランクのときは、どの画素Ai jに対しても上記選択動作を行わない。

[0107]

このような時間分割階調表示を行う場合も、電気光学素子が電流値に比例した輝度を与えるものであれば、電気光学素子を駆動する画素回路の出力は、電圧出力型より電流出力型 の方が好ましい。

[0108]

これは、図1の画素回路Aijの電流出力用TFTQ4のゲート端子へ同一の電圧を印加 50

しても、周囲温度や電気光学素子の特性パラツキにより、電気光学素子を流れる電流値が変化してしまうからである。一方、電流出力用TFTQ4へ一定電流を流すよう電流出力用TFTQ4のゲート端子電圧を設定すれば、流れる電流値は所期の電流値なので上記問題は起こらない。

[0 1 0 9]

特に、電気光学素子に短絡が起きたとき、電圧出力型では画面全体に渡る電源電圧の低下が起こり、表示品位を著しく損なう。しかし、上記電流出力型では所定の電流値しか流れないので、このように極端な表示品位の低下は現れないので好ましい。

[0110]

本実施の形態によれば、電流ドライブ回路Pjでは、パネル毎にまたはRGB各色毎に1 10 つの電流ドライブ回路を設けて駆動制御時に画素ごとに電流を切り替えていくような構成とは異なって、上記駆動制御可能期間外に1つの定電流源Iconを用いてソース配線に対応するドライブ回路の駆動電流の設定を行い、そのドライブ回路を用いて画素の電流値を設定しているため、出力電流の周波数が高くなることはない。従って、低温ポリシリコンTFTやCGシリコンTFTなどのTFTを用いて構成することができる。また、上記ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。

[0111]

この結果、電気光学素子EL1の電流駆動用の電流ドライブ回路Pjを、低温ポリシリコンTFTで構成することを可能としながら各ソース配線Sj間で電流値がばらつくのを防止することができる。

[0112]

また、一定期間内に設けられた複数の期間から選択的に組み合わせることにより電流駆動期間の長さを決定して電気光学素子を電流駆動するので、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができる

[0113]

また、ゲート配線Giは、選択用TFTQ3の導通状態および遮断状態を決める電位を選択用TFTQ3に伝達する。また、制御配線Wiはスイッチ用TFTQ1の導通状態および遮断状態を決める電位をスイッチ用TFTQ1に伝達する。従って、コンデンサC1が電圧条件を保持するまでに、生成された電圧が電圧条件からスイッチ用TFTQ1のスイッチングによって変化してしまうという悪影響を回避し、コンデンサC1が電圧条件を保持した後にスイッチ用TFTQ1を遮断状態とすることを確実に行うことができる。

[0114]

また、スイッチ用TFTQ1の状態とは独立に選択用TFTQ3の導通状態と遮断状態とを切り替えることができるので、電気光学素子EL1の電流駆動を行っている最中に選択用TFTQ3を導通状態とし、電流出力用TFTQ4を遮断状態とできるので、電気光学素子EL1の電流駆動期間の長さを制御することができる。

[0115]

また、電流ドライブ回路Pjは、ソース配線Sjとゲート配線Giが交差する領域に、電気光学素子EL1と電流出力用TFTQ4とコンデンサC1とを配置した表示装置の、ソース配線Sjに繋がるドライブ回路であって、電流ドライブ回路Pjを構成する電流源回路Bjが電流設定モードを持ち、前記電流設定モードにおいて電流源回路Bjへ外部から一定電流を与えることで、その電流源回路Bjの出力電流を設定し、その設定された電流値に基づき電流源回路Bjから電流を出力し、上記電流を出力しないときに一定電圧(電位VH)を出力するドライブ回路構成である。

[0116]

特に、上記電流設定モードにおいて外部から与えられた電流に従い電流源回路BjのコンデンサC2の電位が設定され、そのコンデンサC2の電位により電流源回路Bjの出力電流値が設定されるドライブ回路構成である。

[0117]

上記電流源回路Bjでは、電流設定モードにおいて電流設定用TFTの閾値特性・移動度 と電流設定用TFTQ9を流れる電流値によりコンデンサC2の電位が決定される。また 、コンデンサC2の電位と電流出力用TFTQ9の閾値特性・移動度により電流出力用T FTの出力電流が決まる。

[0118]

そこで、上記電流設定用TFTQ9と電流出力用TFTとを同一のTFTとするか、特性の近似したTFTとすることで、上記電流出力用TFTQ9の閾値特性・移動度の影響がキャンセルされ、低温ポリシリコンTFTやCGシリコンTFTなどのTFT特性バラッキの多い素子を使っても、均一な電流値を得ることができる。

[0119]

この電流源回路Bjは、上記外部から与えられた電流値に対し1対1対応した出力電流を出力するか、全く電流を出力しないかの2値状態を取る。そこで、上記電流源回路Bjを複数用いて1つの電流ドライブ回路Pjを構成し、それら電流源回路Bjの電流出力用TFTの電流出力の有無を独立に制御すれば、複数レベルの出力電流を得ることができる。また、全く電流を出力しないときには、一定電圧VHを出力するようにする。

[0120]

ソース配線S j とゲート配線G i とが交差する領域に配置した、電気光学素子E L 1 を流れる電流値を、上記電流ドライブ回路P j を用いて設定することにより、本発明の課題が解決できる。

[0121]

また、電気光学素子EL1を流れる電流がないときには、一定電圧 (OFF電圧) をソース配線Sjへ出力し、電気光学素子EL1へ電流が流れない状態を取らせることができる

[0122]

このようなドライブ回路の電流ドライブ回路Pjを構成する電流源回路Bjは、ゲート端子にコンデンサC2を配置した電流出力用TFTQ9と、コンデンサC2と定電流源Iconとの間を繋ぐスイッチ用TFTQ8と、電流出力用TFTQ9の出力端子と定電流源Iconとの間を繋ぐスイッチ用TFTQ7と、電流出力用TFTQ9の出力端子とソース配線Sjとの間を繋ぐ選択用TFTQ6とから構成することができる。

[0123]

上記回路構成では、電流設定モードにおいて、選択された電流源回路Bjのスイッチ用TFTQ7とQ8とのみをON状態(導通状態)として、その電流源回路Bjの選択用TFTQ6をOFF状態(非導通状態)とし、定電流源Iconから電流出力用TFTQ9とコンデンサC2へ一定電流を流すことができる。

[0124]

この状態でスイッチ用TFTQ8をOFF状態とすることで、コンデンサC2の電位は、電流出力用TFTQ9が定電流源Iconにより設定された電流を流すよう設定される。その後、スイッチ用TFTQ8をOFF状態とし、この電流源回路Bjの電流設定モードを終了し、次の電流源回路Bj+1の電流設定モードに入る。

[0125]

上記回路構成により、前記電流出力用TFTQ9の閾値特性や移動度がバラツイでいても、定電流源Iconにより定められた電流が、電流源回路Bjより出力されるので好ましい。

[0126]

また、上記電流源回路Bjを複数個組み合わせて上記電流源回路Pjを構成することで、 1つの電流源回路Pjより複数の電流レベルを出力できるので好ましい。

[0127]

また、本実施の形態では、上記の通り、電流ドライブ回路Pjの出力電流レベルは複数レベルを取ることが可能であるが、より多くの階調レベルを得る為の駆動方法は、画素Aijが画素電流回路Qijと電気光学素子Lijとから構成され、その画素電流回路Qij

10

30

が電流設定モードを持ち、この電流設定モードにおいて前記ドライブ回路の電流ドライブ 回路Pjから画素電流回路Qijへ電流値を与えることで、その画素電流回路Qijの電 流値を設定し、その画素電流設定動作を1フレーム期間に複数回行うことで、その画素A ijに対応する前記電気光学素子Lijの階調表示状態を制御する駆動方法である。

[0128]

上記駆動方法により、1フレーム期間に複数回、上記画素電流回路Qijの出力電流値を切り替えることができるので、上記電気光学素子Lijに対し電流ドライブ回路Pjの出力電流値で定められる階調数より、より多くの階調表示を行わせることができる。

[0129]

また、本実施の形態の表示装置における画素電流回路 Q i j の好ましい第1の構成は、ソ ¹⁰ ース配線 S j とゲート配線 G i とが交差する領域に、電気光学素子 E L 1 と電流出力用 T F T Q 4 とコンデンサ C 1 とを配置し、電流出力用 T F T Q 4 のピート端子にコンデンサ C 1 を配置し、電気光学素子 E L 1 と直列に電流出力用 T F T Q 4 を配置し、電流出力用 T F T Q 4 の出力電流を、電気光学素子 E L 1 へ導くかソース配線 S j へ導くかを切り替える為のスイッチ用 T F T Q 1 を配置し、ソース配線 S j の電位を、電流出力用 T F T Q 4 のゲート端子へ導くか否かを切り替える選択用 T F T Q 3 を配置した構成である。

[0 1 3 0]

上記構成においては、電気光学素子EL1はダイオード型の非対称電流特性を持つことが 好ましい。

[0131]

上記画素回路構成では、スイッチ用TFTQ1をON状態とし、ソース配線Sjへ電気光学素子EL1の閾値電圧以下となる電圧を印加することで、電流出力用TFTQ4の出力電圧を電気光学素子EL1の閾値電圧以下とし、電気光学素子EL1をOFF状態とし、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流すことができる。

[0 1 3 2]

そのとき、選択用TFTQ3を導通状態とすることで、電流出力用TFTQ4のゲート電圧を上記電流値が流れるゲート電圧Vlowに設定できる。

[0133]

但し、上記電圧Vlowが電気光学素子ELlの閾値電圧より大きければ、ソース配線S 30 jから電気光学素子ELlに電流が流れるので、暗輝度が浮いたり、低輝度レベルの階調直線性が狂う等の問題がおこる。しかし、その暗輝度の浮きは差ほど目立たないので表示可能である。

[0134]

また、本実施の形態の表示装置では、ゲート配線Giと並行して制御線Wiが配置され、スイッチ用TFTQ1のゲート端子と、選択用TFTQ3のゲート端子とのうち、一方が制御線Wiに接続され、他方がゲート配線Giに接続された構成が好ましい。

[0135]

上記回路構成では、電流出力用TFTQ4からソース配線Sjへ一定電流が流れている状態で、スイッチ用TFTQ1がON状態からOFF状態へ切り替わるときに、ソース配線 40 Sjへ供給される電流が変化するので、ソース配線Sjの電位が変化する。また、電流出力用TFTQ4の出力端子電位も変化する。

[0136]

そこで、スイッチ用TFTQ1をON状態とし、電流出力用TFTQ4の出力電流をソース配線へ導いている間に、選択用TFTQ3をOFF状態とし、上記電位変動が起こる前にコンデンサC1の電位を確定させ、その後、スイッチ用TFTQ1をOFF状態とし、電流出力用TFTQ4の電流値を安定化させることが好ましい。

[0137]

また、上記回路構成では、選択用TFTQ3をON状態とすることで、コンデンサC1の電位をOFF電位として、電流出力用TFTQ4の出力電流を止めることが可能である。

20

このことにより、各アータの表示時間の長さを制御できて好ましい。

[0138]

[実施の形態2]

本発明の他の実施の形態について、図5および図6に基づいて説明すれば以下の通りであ ………る。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0139]

上記実施の形態1では、ドライブ回路を構成する電流ドライブ回路Pjから2値電流値を 出力する場合の例を示したが、本実施の形態では電流ドライブ回路Pjから多値電流を出 力する場合の例を示す。

[0140]

図5に示すのが、本実施の形態の表示装置における電流ドライブ回路Pjの構成の応用例である。

[0141]

図5では、1つのソース配線Sjに対するドライブ回路を構成する電流ドライブ回路Pjが、3つの電流源回路Bj1~Bj3から構成されている。各々の電流源回路Bjは、外部定電流源Iconにより設定された電流値を出力するか否かの2つの出力状態を持つ。電流源回路Bj1~Bj3のそれぞれは、実施の形態1で述べた電流源回路Bj(図1)と同一構成である。

[0142]

この電流源回路Bj1~Bj3の電流設定動作は、実施の形態1の電流ドライブ回路Pjの電流設定動作と同様である。

[0143]

即ち、最初に電流源回路Bj1からソース配線Sjへ電流が流れないよう、制御線Dj1をロー状態として、電流出力用TFTQ9 (兼電流設定用TFT) とソース配線Sjとを繋ぐn型TFTQ6をOFF状態とする。

[0144]

そして、定電流源 Iconからこの電流源回路 Bj1に対応する電流設定用 TFTQ9 (兼電流出力用 TFT) のみに電流が流れるよう、この電流源回路 Bj1に対応する制御配線 Lj1, Rj1のみをハイ状態とし、他の電流ドライブ回路 Pk ($j \neq k$) に対応する電流源回路 Bk 及び、この電流ドライブ回路 Pj の他の電流源回路 $Bj2 \sim Bj3$ に対応する制御配線 Lj1, Rj1をロー状態とする。

[0145]

このとき、電流源回路Bj1の電流設定用TFTQ9 (兼電流出力用TFT)のソース端子と定電流源Iconとを結ぶn型TFTQ7がON状態となり、コンデンサC2と定電流源Iconとを結ぶn型TFTQ8もON状態となり、電流設定用TFTQ9 (兼電流出力用TFT)へ定電流源Iconから定電流が流れ、その電流値によりコンデンサC2の電圧が設定される。

[0146]

その後、制御配線Rj1をロー状態とすることでn型TFTQ8を非導通状態として、コ 40 ンデンサC2の電圧を保持し、制御配線Lj1をロー状態とすることで電流源回路Bj1 の電流設定を終了し、次の電流源回路Bj2の電流設定を行う。その結果、制御配線Dj1がハイ状態となったとき、電流出力用TFTQ9 (兼電流設定用TFT) の引き込み電流は、その電流出力用TFTQ9の特性バラツキに依らず、定電流源Iconにより設定された電流値が流れるよう設定される。

[0147]

なお、電流源回路Bj2と電流源回路Bj3との電流設定動作も上記電流源回路Bj1と 同様なので、ここではその説明は省略する。

[0148]

この結果、電流ドライブ回路Pjのデータ信号Dj1~Dj3を(ロー、ロー、ロー)に 50

20

設定すれば、ソース配線SjがOFF電位VHと導通し、電流ドライブ回路Pjよりソー ス配線SjへOFF電位VHが出力される。データ信号Dj1~Dj3を(ハイ、ロー、 ロー) に設定すれば、電流源回路Bjlのみがソース配線Sjと導通するので、ソース配 線Sjより電流ドライブ回路Pjへ設定された電流Iaが引き込まれる。データ信号Dj 1~Dj3を(ハイ、ハイ、ロー)に設定すれば、電流源回路Bj1とBj2とがソース 配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流Ⅰ aの2倍が引き込まれる。データ信号Dj1~Dj3を(ハイ、ハイ、ハイ)に設定すれ ば、電流源回路Bi1~Bi3がソース配線Sjと導通するので、ソース配線Sjより電 流ドライブ回路Pjへ設定された電流Iaの3倍が引き込まれる。

[0149]

このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。 [0150]

次に、図6に本実施の形態の表示装置におけるドライブ回路構成を用いて多値電流を出力 する別の例を示す。

[0151]

図6のドライブ回路構成では、各電流ドライブ回路Pjを複数の電流源回路Bjx(x= 1、2、…)によって構成し、各電流源回路Bjxに異なる電流値を設定する。

[0152]

その異なる電流値を与える為に、電流配線Ic1,Ic2へ異なる電流値を設定する。電 流配線Ic1の電流値は定電流源Iconの定電流から電流源回路PB1が生成し、電流 20 配線Ic2の電流値は定電流源Iconの定電流から電流源回路PB2・PB3が生成す る。

[0 1 5 3]

電流源回路PB1はp型TFTQ17・Q19、n型TFTQ18・Q20、およびコン デンサC3を備えている。電流源回路PB2・PB3も同一構成である。電流源回路PB 1~PB3の出力電流設定動作は上記図5の電流源回路Bj1~Bj3の電流設定動作と 同様である。

[0154]

即ち、最初の電流源回路PB1の電流設定動作において、電流源回路PB1から電流配線 Iclへ電流が流れないよう、制御線PL1をハイ状態として、電流出力用TFTQ17 (兼電流設定用TFT) と電流配線 I c 1 とを繋ぐp型TFTQ19をOFF状態とする 。このとき、電流源回路PB1と定電流源Iconとを繋ぐn型TFTQ20がON状態 となるので、更に、電流出力用TFTQ17のゲート端子とドレイン端子との間に配置し たn型TFTQ18をON状態(制御配線PR1がハイ状態)として、電源VHより電流 出力用TFTQ17を通して定電流源 I c o n へ電流が流れる状態を作る。

[0155]

このとき、電源VHより電流設定用TFTQ17 (兼電流出力用TFT)を通して定電流 源 I c o nへ一定電流が流れるよう、電流設定用TFTQ17のゲート端子電圧が設定さ れる。この設定された電流設定用TFTQ17のゲート電圧を、n型TFTQ18をOF F状態 (制御配線PR1がロー状態) とすることで、コンデンサC3に保持させる。その 40 後、制御配線PL1をロー状態とすることでn型TFT20をOFF状態とし、p型TF T19をON状態とする。

[0156]

その結果、電流配線Ic1に流れる電流は、定電流源Iconにより設定された電流値と なる。そして、次の電流源回路PB2の電流設定を行う。

[0157]

この電流源回路PB2の電流設定動作および次の電流源回路PB3の動作は上記電流源回 路PB1の電流設定動作と同様なので、ここではその説明は省略する。このとき、電流配 線Ic1には電流源回路PB1が繋がっているだけであるが、電流配線Ic2には電流源 回路PB2・PB3が繋がっている。従って、電流配線Ic2を流れる電流値Ibは電流 50

配線Ic1を流れる電流値Iaの2倍に設定される。

[0158]

この電流配線 I c 1 · I c 2の電流値を使って、各電流ドライブ回路 P j を構成する電流 源回路 B j 1 · B j 2の電流設定動作が行われる。

[0159]

なお、この電流設定動作を各電流源Bj1やBj2の各々に着目して見れば、その動作は 実施の形態1の電流ドライブ回路Pjの電流設定動作と同様である。

[0160]

即ち、各電流ドライブ回路 P j の電流設定動作は、最初に電流ドライブ回路 P j からソース配線 S j へ電流が流れないよう、制御線 D j $1 \sim D$ j 2 を総てロー状態とし、この電流 P ドライブ回路 P j を構成する電流源回路 P j P j P s 構成する電流源回路 P j P s 構成 出力用 P T P j P s 表 P c P s 表 P c P s 表 P c P s 表 P c P s 表 P c P s 表 P c P s P

[0161]

このとき、電流源回路Bj1・Bj2の電流設定用TFTQ9(兼電流出力用TFT)のソース端子と電流配線Ic1, Ic2とを結ぶn型TFTQ7がON状態となり、各コンデンサCと電流配線Ic1, Ic2とを結ぶn型TFTQ8もON状態となり、各電流設定用TFTQ9(兼電流出力用TFT)へ電流配線Ic1, Ic2から設定電流が流れ、その電流値により各コンデンサC2の電位が設定される。その後、制御配線Rjをロー状態とすることでn型TFTQ8を非導通状態として、コンデンサC2を用いて、設定された電流設定用TFTQ9のゲート端子電位を保持する。また、制御配線Ljをロー状態とすることで電流ドライブ回路Pjの電流設定を終了し、次の電流ドライブ回路Pj+1の電流設定動作に移る。

[0162]

その結果、電流源回路Bj1・Bj2の各電流設定用TFTQ9 (兼電流出力用TFT) の引き込み電流は、そのTFT特性パラッキに依らず、その電流配線Ic1, Ic2により設定された電流値が流れるよう設定される。なおこのとき、電流配線Ic2の電流値は 30 電流配線Ic1の電流値の2倍に設定されているので、電流源回路Bj2の電流値は電流源回路Bj1の電流値の2倍に設定される。

[0163]

そこで図6で、データ信号Dj0~Dj2を(ロー、ロー、ロー)に設定すると、ソース配線SjがOFF電位VHと導通するので、電流ドライブ回路Pjよりソース配線SjへOFF電位VHが出力される。データ信号Dj0~Dj2を(ハイ、ハイ、ロー)に設定すると、電流源回路Bj1のみソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流Iaが引き込まれる。データ信号Dj0~Dj2を(ハイ、ロー、ハイ)に設定すると、電流源回路Bj2がソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流2×Iaが引き込まれる。デ 40 ータ信号Dj0~Dj2を(ハイ、ハイ、ハイ)に設定すると、電流源回路Bj1とBj2がソース配線Sjと導通するので、ソース配線Sjより電流ドライブ回路Pjへ設定された電流3×Iaが引き込まれる。

[0164]

このようにして、本実施の形態のドライブ回路構成を用いて多値電流出力が実現できる。 【0.1.6.5】

このように本実施の形態のドライブ回路構成を用いて多階調表示を行わせることが可能であるが、図5の電流ドライブ回路構成で256階調表示を行わせる為には、1つの電流ドライブ回路Pjが255個の電流源回路Bj1~Bj255を必要とする。しかし、それだけの数の電流源回路を各ソース配線Sj毎に設けると、必要なソースドライバサイズ (50

幅) が大きくなりすぎて好ましくない。

[0166]

一方、図6の電流ドライブ回路構成では、1つの電流ドライブ回路Pjが8個の電流源回 路Bi1~Bi8から構成されれば256階調表示可能である。しかし、これら8個の電 流源回路Bj1~Bj8から供給される電流値には128倍の開きがあるので、各電流源 回路Bi1~Bi8の電流出力用TFTQ9を同一サイズとするのは難しい。

[0167]

そこで、各電流源回路Bj1~Bj8の電流出力用TFTQ9のゲート幅を必要な電流量 に比例させて大きくしていくことが考えられるが、この場合、必要なソースドライバサイ ズ (幅) が大きくなるので好ましくない。

[0.168]

「実施の形態3〕

本発明のさらに他の実施の形態について、図7および図8に基づいて説明すれば以下の通 りである。なお、前記実施の形態1および2で述べた構成要素と同一の機能を有する構成 要素については同一の符号を付し、その説明を省略する。

[0 1 6 9]

本実施の形態では、上記課題を解決するために、上記多階調表示用の電流ドライブ回路構 成と共に用いられる時間分割階調表示方法の説明をする。

[0170]

図5や図6の電流ドライブ回路Pjでは、出力できる電流値が4値(0FF電位、Ia、 2×Ia、3×Ia) なので、図7に示すように時間幅比1:4:16の3フィールドを 用いた時分割階調と組み合わせれば、64階調表示が可能である。

[0171]

図7は横軸が時間であり、縦軸が画素Aijである。図7では説明を簡単にするためにゲ ート配線が8本の表示装置の例を示している。縦軸に示すA1j~A8jはそのゲート配 線G1~G8に対応する画素であり、斜め線(1)~(3)で示したタイミングで各ゲー ト配線Giが選択され画素Aijのデータが設定される。

[0172]

この画素Aijにデータを設定するときの動作は図2や図4のタイミングチャートで示し たものと同様なので、ここではその詳細な説明は省略する。

[0173]

上記ゲート配線Giの選択タイミングで電流ドライブ回路Pjより画素Aijの電流駆動 用TFTの電流値が設定される。この動作は、1走査時間 t f でゲート配線 G 1~G8に 対応する画素A1j~A8jのデータ書き換えが終了する。

[0 1 7 4]

図7では、1つのゲート配線Giの選択期間から選択期間までの間、画素Aijにこの走 査期間 t f で設定された値が表示され続けるので、時分割比1:4:16の表示を行おう とすると、1フレーム期間は $(1+4+16) \times tf = 21 \times tf$ と長くなる。また、こ の1フレーム期間のうち、実際に走査に使われている時間は3×tfで済むので、1フレ ーム期間中にしめる走査時間の割合が小さい。

[0 1 7 5]

そこで、図1に示す画素回路Aijのように、電流出力用TFTQ4のゲート端子に接続 されたコンデンサC1と電流出力用TFTQ4の出力端子との間に選択用TFTQ3を配 置し、その選択用TFTQ3をスイッチ用TFTQ1とは独立にON状態とすれば、電流 出力用TFTQ4のゲート電位が電流出力用TFTQ4の出力電位と等しくなり、電流出 力用TFTQ4の出力電流をほぼ0とすることができる。

[0176]

この電流出力用TFTQ4の出力電流を0とする動作(消光動作)のタイミングを、図8 で斜め破線 (4) で示す。このように制御することで、図8にそのタイミングを示すよう に、走査期間 t g に対する 1 フレーム期間の比率を 6 × t g と短くできる。なお、この 1 50

フレーム期間のうち、実際に走査に使われている時間は3×tgと変化しない。

[0177]

このように、制御線Wiをゲート配線Giとは独立に走査することで、1フレーム期間を 短くする効果ができるので好ましい。

[0178]

[実施の形態4]

本発明のさらに他の実施の形態について、図9ないし図16に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0179]

実施の形態3において、図1の画素回路構成では、上記消光動作において電流出力用TFTQ4の出力電流を完全に0にすることはできない。これは、選択用TFTQ3がONの状態で、電流出力用TFTQ4のゲート電圧は、電気光学素子EL1へ若干の電流が流れる状態で安定するからである。

[0180]

そこで、上記時分割階調表示に適した第1の画素回路の別の構成を示す。

[0181]

図9に示すのがその画素回路構成 Aijであり、電流出力用TFT(第1のアクティブ素子)Q4のゲート端子とソース配線(第1の配線)Sjとの間に選択用TFT(第2のアクティブ素子)Q10が配置され、その選択用TFTQ10のゲート端子はゲート配線(20 第2の配線)Giに接続されている。すなわち、選択用TFTQ10は、ソース配線Sjとコンデンサ(第1のコンデンサ)C1との間に配置されている。電流出力用TFTQ4と電気光学素子EL1とは電源配線Vrefと対向電極Vcomとの間に直列に配置され、電流出力用TFTQ4のゲート端子にはコンデンサC1が配置されている。また、その電流出力用TFTQ4を電気光学素子EL1との接続点、すなわち電流出力用TFTQ4の電流出力端子と、ソース配線Sjとの間にはスイッチ用TFTQ1(第1のスイッチング素子)が配置され、これらスイッチ用TFTQ1のゲート端子は制御配線(第4の配線:第1のスイッチング素子用)Wiに接続されている。

[0182]

この画素回路Aijの電流設定動作及び消去動作を図10に示す。なお、この電流ドライ 30 プ回路Pjは図6の回路構成を想定している。

[0183]

まず、各選択期間の最初に図6のデータ信号Dj0~Dj2を(ロー、ロー、ロー)として、ソース配線Sjの電位をOFF電位VHに設定する。次にデータ信号Dj0~Dj2を画素Aijの表示状態に合わせて(ロー、ロー、ロー)~(ハイ、ハイ、ハイ)の値とし、ソース配線Sjの電流値を、画素Aijの電流出力用TFTQ4へ設定したい電流値に設定する。そして、制御配線Wiをハイ状態とし、各画素Aijの電流出力用TFTQ4からソース配線Sjへ電流が流れるよう設定する。また、ゲート配線Giをハイ状態とし、選択用TFTQ10を導通状態とし、電流出力用TFTQ4のゲート端子をソース配線Sjと導通させる。

[0184]

この状態で、電流出力用TFTQ4のゲート端子電位は、ソース配線Sjに電流ドライブ 回路Pjで設定された電流が流れるよう設定される。このソース配線Sj電位が電流出力 用TFTQ4のゲート端子に繋がるコンデンサC1に保持されるよう、ゲート配線Giを ロー状態とし、電流出力用TFTQ4のゲート端子をソース配線Sjを非導通状態とする

[0185]

その後、制御配線Wiをロー状態とし、この設定された電流値が電流出力用TFTQ4から電気光学素子へ流れるようにする。

[0186]

このことにより、上記スイッチング用TFTQ1が導通状態から非導通状態になるときに 牛じるソース配線 S i の電位乱れの影響を受けることなく、電流出力用TFTQ4に所定 電流を流した状態のソース配線Si電位をコンデンサС1に保持することができる。

[0187]

この動作で、各画素Aijの電気光学素子の電流値は4状態を取るが、図8に示すタイミ ングチャートと同様、最初の走査期間 t f では、この電流設定動作に引き続き、電流停止 (消光動作)を行う。これは、図10に示すゲート配線Giのみがハイ状態となっている タイミングであり、上記電流設定動作でゲート配線Giがハイ状態となってから、1単位 時間を置いて、各選択期間の最初のデータ信号Dj0~Dj2が(ロー、ロー、ロー)の 期間に、ゲート配線Giを再度ハイ状態とする。

[0188]

このことにより、電流出力用TFTQ4のゲート電位がVH(電流出力用TFTQ4の電 流値が充分小さいと見なせる電位)になるので、図8の斜め破線(4)で示す、消去動作 が実現できる。このことにより、走査期間tgに対して、1フレーム期間は6×tgと短 くなる。また、この1フレーム期間のうち、実際に走査に使われている時間は3×tgと 変化しない。

[0189]

このように、本実施の形態で用いられる画素回路構成Aijは1フレーム期間を短くする 効果を持つので好ましい。

[0190]

特に、電流出力用TFTQ4のゲート電圧をソース配線Sjから設定できるので、その電 流出力用TFTQ4の電流値を充分小さくできて好ましい。

[0191]

また、図9の画素回路構成では、電流出力用TFTQ4のゲート端子電位をソース配線S jに電流ドライブ回路Pjで設定された電流が流れるよう設定した後、ソース配線Sjと 電流ドライブ回路Pjの間を非導通状態(図6のデータ信号Dj0~Dj2が(ハイ、。ロ ー、ロー)の状態)とし、スイッチ用TFTQ1を遮断状態とし、その後このまま選択用 TFT (第2のアクティブ素子) Q10を遮断状態とすれば、第1のアクティブ素子に上 記電流ドライブ回路Pjにより設定した電流が流れる。

[0192]

また、選択用TFT (第2のアクティブ素子) Q10を遮断状態とする前に、ソース配線 SjをOFF電位状態(図6のデータ信号Dj0~Dj2が(ロー、ロー、ロー)の状態) とすれば、第1のアクティブ素子を遮断状態とする電位をコンデンサC1に溜められ、 その後第2のアクティブ素子を遮断状態とすることで、第1のアクティブ素子を遮断状態 のまままとできる。

[0193]

この場合、電気光学素子へ電流を流すことなく第1のアクティブ素子を遮断状態とするこ とができる。

[0194]

図1や図9の画素回路構成では、電流出力用TFTQ4のゲート電圧を変化させて、電流 40 停止動作 (消光動作) を行っている。そのため、消光動作は次の走査の直前に行われる。 [0195]

そこで、次の走査の直前に消光動作を行った場合と、現在の走査の直後に消光動作を行っ た場合の比較を、動画偽輪郭の発生状況から調べてみる。

[0196]

図8のタイミングで時間分割階調表示を行ったときの動画偽輪郭の発生状況が図11であ る。図11では、3階調目を背景に4階調目の物体が動作した場合の動画偽輪郭を示すが 、その物体を追うように視線が(a)~(f)のように動くので、視線の移動と時間分割 表示タイミングにより、矢印 (b) ~ (c) のエリアのように(発光期間 3 と 4 が被り) 7階調目近くの表示になるエリアと、矢印(d)~(e)のエリアのように(発光期間3 50

と4の間を抜けて)0階調目近くの表示なるエリアが発生する。

[0197]

一方、現在の走査の直後に消光動作を行った場合の例を図12に示す。ここで、現在の走査の直後に消光動作を行うとは、図12で第1フィールドの発光期間f1が時間0~tg…の走査期間の最後の期間に設定されていることを指す。

[0198]

このように時間分割比が1:4:16と低い方から並んでいる場合、図12と図11とを 比較すると判るように、第1フィールドの表示期間を、第1フィールドの走査開始直後に 設定するより、第2フィールドの走査開始直前に設定した方が、動画偽輪郭が見える矢印 (b)~(c)のエリアの幅と矢印(d)~(e)のエリアの幅が狭くなり好ましい。 【0199】

また逆に、時間分割比が16:4:1と高い方から並んでいる場合は、図11のように、 最少フィールドの表示期間を、そのフィールドの走査開始直後に設定することが好ましい

[0200]

また、ドライブ回路構成や画素回路構成、その好ましい駆動方法などの情報をTFTパネル内に、TFTプロセスを用いて書き込んでおくと良い。そして、ICで作られたコントロール回路側でこの情報を読み込み、最適な駆動方法や駆動タイミングを選んで出力することが好ましい。

[0201]

図12のように現在の走査の直後に消光動作を行う為の画素回路構成として、図13に示すような画素回路構成がある。図13では、電流出力用TFT (第1のアクティブ素子)Q4と電気光学素子EL1との間にスイッチ用TFT (第2のスイッチング素子)Q2のゲート端子配線 (第4の配線:第2のスイッチング素子用)Eiを配置し、スイッチ用TFTQ1のゲート端子配線 (第2の配線)Giとは独立に制御可能とした点が、図1の画素回路構成とは異なる。この場合、制御線Wiは第1のスイッチング素子用の第4の配線であり、ゲート端子配線Eiとは独立している。

[0202]

その結果、第1フィールドの走査開始直後から第2フィールドの走査開始直前迄の間、スイッチ用TFTQ2をOFF状態として表示をさせない状態が作れる。そして、第2フィールドの走査開始直前から、スイッチ用TFTQ2をON状態とすることで、設定された電流値で表示を行うことができるので好ましい。

[0203]

また、電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFTQ2を配置することで、電気光学素子EL1がダイオード特性を持たなくても、電流出力用TFTQ4の出力をソース配線(第1の配線)Sjへ導けるので好ましい。

[0204]

スイッチ用TFTQ2は、電流出力用TFTQ4から電気光学素子EL1へ駆動電流が流れる経路の導通および遮断を行うので、電気光学素子EL1が閾値電圧を有するダイオード型の素子でなくても容易に電流駆動を行うことができる。

[0205]

また、同様に図14の画素回路構成でも良い。

[0206]

図14は図9の画素回路構成の電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFT(第2のスイッチング素子)Q2のゲート端子配線(第4の配線:第2のスイッチング素子用)Eiを配置し、スイッチ用TFTQ2のゲート端子配線Eiをスイッチ用TFTQ1のゲート端子配線(第4の配線:第1のスイッチング素子用)Wiとは独立に制御可能とした構成である。

[0207]

図13や図14のように、電流出力用TFTQ4のゲート端子電位と電気光学素子EL1 50

20

を流れる電流のON/OFF状態とを独立に制御できるメリットは、電流出力用TFTQ4ゲート電位を保持したまま電気光学素子EL1を消光できる点である。このメリットは、特に電流ドライブ回路Pjが2値出力の場合に明確になる。

[0208]

図15に示すのは、そのことを明確にする為の画素回路構成である。

[0209]

図15は図14の画素回路構成のスイッチ用TFTQ2と電気光学素子EL1との間に、スイッチ用TFTQ12と、そのゲート端子に繋がるゲート用TFTQ13とコンデンサ C4とを配置した例である。このゲート用TFTQ13はスイッチ用TFTQ12のゲート端子とソース配線Sjとの間に配置され、そのゲート端子には制御線Fiが接続されて 10 いる。

[0210]

そこで、図16の(1)に示すように、最初に電流駆動回路の電流出力用TFTQ4の出力電流を設定し(図16(1)の斜め線のタイミング。この場合、電流出力用TFTQ4の出力電流がON状態となるよう設定する)、その後コンデンサC4の電圧を設定すれば(図16の(2),(4),(5)のタイミング)、1フレーム期間に1回程度電流値設定動作を行うことで、2値電流出力(ON状態とOFF状態)を得ることができる。

[0211]

なお、図16の(1)の斜め線のタイミングは直前の第3フレームの表示期間f3と被る。この電流設定動作で表示が若干乱れるが、第3フレームの表示期間f3は充分長いので 20、その影響は少ない。

[0212]

このような構成は特に、コンデンサC4の代わりにスタティックメモリ(インバータ2個から構成されている)を配置する場合有効である。

[0213]

即ち、スタティックメモリを画素に配置して表示を行う場合、その出力は電圧値なので、 周囲温度や電気光学素子の特性バラツキにより、電気光学素子を流れる電流値が変化して しまう問題が残る。しかし、そのスタティックメモリで表示を行うときも、電流ドライブ 回路Pjにより画素の電流出力用TFTQ4の出力電流を1フレーム期間に1回程度、O N状態に設定してやれば、上記問題は起こらないので好ましい。

[0214]

本実施の形態では、電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用TFTQ2を設けているので、電気光学素子EL1がダイオード型の非対称電流特性を持っていなくても、表示可能である。

[0215]

この場合、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流すとき、スイッチ用TFTQ1をON状態とし、スイッチ用TFTQ2をOFF状態とする。また、電源配線Vrefより電流出力用TFTQ4を通して、電気光学素子EL1へ電流を流すとき、スイッチ用TFTQ1をOFF状態とし、スイッチ用TFTQ2をON状態とする。

[0216]

また、上記回路構成では、スイッチ用TFTQ1とQ2とが共にOFF状態となるよう独立に制御できる構成がより好ましい。

[0,21,7]

このことにより、スイッチ用TFTQ1がOFF状態の時でも、スイッチ用TFTQ2をOFF状態とすることができ、電流出力用TFTQ4から電気光学素子EL1へ流れる電流を止めて、各データの表示時間の長さを制御できるので好ましい。

[0218]

[実施の形態5]

本発明のさらに他の実施の形態について、図17ないし図19、および、図27ないし図 50

30

.

32に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0219]

本実施の形態では第2の画素回路構成の例を示す。図17に示すのがその画素回路構成 A i j であり、ソース配線(第1の配線)S j に並行してデータ配線(第3の配線)T j が配置されている。そのデータ配線T j と電流出力用TFTQ4(第1のアクティブ素子)のゲート端子との間に選択用TFT (第2のアクティブ素子)Q 14が配置され、その選択用TFTQ14のゲート端子はゲート配線(第2の配線)G i に接続されている。すなわち、選択用TFTQ14は、データ配線T j とコンデンサ(第1のコンデンサ)C1と 10の間に配置されている。また、電流出力用TFTQ4の電流出力端子とソース配線S j との間にはスイッチ用TFTQ1(第1のスイッチング素子)が配置され、そのスイッチ用TFTQ1のゲート端子はゲート配線G i に接続されている。

[0220]

この画素回路構成Aijの電流設定動作は図18のタイミングチャートに示すとおりである。

[0221]

即ち、選択期間の最初に電流ドライブ回路Pjの制御配線Djをロー状態として、制御配線Hjをロー状態として、データ配線Tjをソース配線Sjと切り離し、データ配線TjをOFF電位配線VHと導通させる。このとき、ソース配線Sjは電流ドライブ回路Pjの電流出力用TFTQ9と導通状態となるので、ソース配線Sjより電荷が排除され低電圧状態Vlowとなる。次に、ゲート配線Giをハイ状態(選択状態)として、制御配線Dj及び制御配線Hjの状態を共にハイ状態にするか、ロー状態とするかを設定する。【0222】

このとき、制御配線Dj及び制御配線Hjを共にロー状態とすれば、データ配線Tjの電位はOFF電位VHとなる。また、このOFF電位VHが画素回路Aijの電流出力用TFTQ4のゲート電極に印加されるので、電流出力用TFTQ4は非導通状態となる。また、スイッチ用TFTQ1が導通状態となるので、ソース配線Sjと電流出力用TFTQ4の出力端子との間は導通状態となるが、電流出力用TFTQ4は非導通状態なので、ソース配線Sjの電位は電圧Vlowのままである。

[0223]

このとき、電流出力用TFTQ4の出力端子に繋がる電気光学素子の印加電圧-電流特性がダイオード型特性を有していれば、電気光学素子に電流が流れない状態を作れる。即ち、図17の回路構成であれば、電流出力用TFTQ4の出力端子に接続された電気光学素子EL1の陽極に電圧V10wが印加される。このとき、ソース配線Sjを対向電極電圧Vcom程度の電圧になるよう設定することで、電気光学素子EL1に電流が流れない状態を作れる。

[0224]

図17の画素回路構成Aijで、電流出力用TFTQ4のゲート端子にOFF電位が印加されれば、ソース配線Sjの電位はGND電位程度に設定される。

102251

この後、ゲート配線 G i を非選択状態とし、選択用TFTQ14とスイッチ用TFTQ1とを非導通状態とすれば、この電気光学素子EL1に電流が流れない状況が保持される。【0226】

また、制御配線Dj及び制御配線Hjを共にハイ状態とすれば、データ配線Tjはソース配線Sjと導通し等しい電位となる。このとき、データ配線Tjの電位は電位VHからソース配線Sjの電位Vlowに向け変化し、電流出力用TFTQ4は導通状態となる。 【0227】

また、スイッチ用TFTQ1が導通状態となるので、電流出力用TFTQ4からソース配線Sj等を経由して電流ドライブ回路Pjへ電流が流れる。この電流値が電流ドライブ回 50

路Pjで設定された電流値となるよう、電流出力用TFTQ4のゲート電位が変化し、データ配線Tjとソース配線Sjとは安定する。

[0228]

このときのソース配線Sjの電位も、電気光学素子EL1に電流が流れない状態となる。 【0229】

即ち、図17の回路構成であれば、電流出力用TFTQ4が導通状態になるために、電流出力用TFTQ4のゲート電位は電源電位Vrefより2~3V以上ドロップする。一方、電気光学素子がダイオード型特性を有していれば、陽極電圧が2~3V低下しただけで、電気光学素子に電流が殆ど流れない状態となる。

[0230]

その後、この電流出力用TFTQ4のゲート端子電位が保持されるよう、データ配線Tjの電位を電流ドライブ回路Pj及びソース配線Sjから切り離し、ゲート配線Giの電位を非選択状態とする。

[0231]

このように図17の画素回路構成Aijでは、選択用TFTQ14とスイッチ用TFTQ 1のゲート端子とが共にゲート配線Giに接続されていても、選択用TFTQ14が接続 するデータ配線Tjと、スイッチ用TFTQ1が接続するソース配線Sjとを分離するこ とで、スイッチ用TFTQ1がON状態からOFF状態となるときの電位の乱れが、電流 出力用TFTQ4のゲート端子電位に影響を与えないよう処理でき好ましい。

[0232]

また、図17の電流ドライブ回路Pjの電流出力用TFTQ9は常にソース配線Sjと繋がっているが、図1と同様、電流ドライブ回路Pjの電流設定時だけ電流出力用TFTQ9とソース配線Sjとの間が非導通状態となるよう、選択用TFTQ6を配置しても良い

[0233]

このように、本実施の形態では、データ配線Tjは、電流出力用TFTQ4による電圧条件の生成に必要な電位を、スイッチ用TFTQ1を介さずに、導通状態にある選択用TFTQ14を介して電流出力用TFTQ4に伝達するように設けられている。また、スイッチ用TFTQ1は、導通状態となることによって、ソース配線Sjを電流出力用TFTQ4の電流出力端子に、従って電気光学素子EL1の駆動電流の流入側端子(陽極)に接続 30 する。

[0234]

従って、電気光学素子EL1が閾値電圧を有するダイオード型の電気光学素子であってこれを暗輝度状態にしたいとき、データ配線Tjから選択用TFTQ14を介して電流出力用TFTQ4にこのTFTが遮断状態となるような電位を伝達し、ソース配線Sjからスイッチ用TFTQ1を介して電気光学素子EL1の駆動電流流入側端子(陽極)に、電気光学素子EL1に印加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子EL1を完全に暗状態とすることができる。

[0235]

図17の構成によれば、ソース配線Sjとデータ配線Tjとを繋ぎ、スイッチ用TFTQ1と選択用TFTQ14とを導通状態とし、電流出力用TFTQ4からスイッチ用TFTQ1を通してソース配線Sjへ所定電流を流すことでコンデンサC1へ保持する電位を生成できる。

[0236]

また、ソース配線Sjとデータ配線Tjとを分離し、スイッチ用TFTQ1と選択用TFTQ14とを導通状態とし、データ配線Tjに所定の電位を印加することで電流出力用TFTQ4を非導通状態とできる。この結果、電流出力用TFTQ4の非導通状態での電流値を充分小さくできるので好ましい。

[0237]

また。電気光学素子がダイオード型ではない場合、図19の画素回路構成のように、図1 50

20

..

7の画素回路構成における電流出力用TFTQ4と電気光学素子EL1との間にスイッチ 用TFTQ2 (第2のスイッチング素子) を配置すれば良い。この構成によれば、電気光 学素子EL1の特性によらず、電流出力用TFTQ4の出力電流をソース配線Sjへ導け るので、ソース配線Sjとデータ配線Tjとの間を導通状態としたとき、電流出力用TF…… TQ4が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、電流出 力用TFTQ4の出力電流のバラツキを抑えられて好ましい。 [0238]

なお、このスイッチ用TFTQ2のゲート端子は、図19のように他の配線(第4の配線 :第2のスイッチング素子用)Eiへ繋いでも良い。また、図27に示すように、図17. の画素回路構成において電流出力用TFTQ4と電気光学素子EL1との間にスイッチ用 10 TFTQ2(第2のスイッチング素子)を配置し、スイッチ用TFTQ2のゲート端子を ゲート配線Giに接続しても良い。また、図27のように電源配線Vrefをゲート配線 Giと並行に配置しても良い。また、図28のように、図19の画素回路構成において他 の配線Eiを制御線(第4の配線:第1のスイッチング素子用兼第2のスイッチング素子 用)Wiとし、選択用TFTQ14のゲート端子をゲート配線Giに接続し、スイッチ用 TFTQ1およびスイッチ用TFTQ2のゲート端子を制御線Wiと接続しても良い。 [0239]

図19ではこのスイッチ用TFTQ2のゲート端子をゲート配線Giとは異なる配線Ei に接続することで、図12に示したような消光動作を行う動作が可能としており、好まし

[0240]

また、図28のようにスイッチ用TFTQ1と選択用TFTQ14との導通状態を制御す る配線を異ならせることにより、選択用TFTQ14とスイッチ用TFTQ1とを独立に 制御できるので、選択用TFTQ14を非導通状態とした後、スイッチ用TFTQ1を非 導通状態とできる。その結果、電流出力用TFTQ4が所定電流を流している状態でその 電位をコンデンサC1へ保持でき、その出力電流値のバラツキを抑制できるので好ましい

[0241]

本実施の形態の表示装置における画素電流回路Qijの好ましい第2の構成は、ソース配 線Sjとゲート配線Giとが交差する領域に、電気光学素子EL1と電流出力用TFTQ 30 4とコンデンサC1とを配置し、ソース配線Sjと並行してデータ配線Tjが配置され、 電流出力用TFTQ4のゲート端子にコンデンサC1を配置し、電気光学素子EL1と直 列に電流出力用TFTQ4を配置し、電流出力用TFTQ4の出力電流を、電気光学素子 EL1へ導くかソース配線Sjへ導くかを切り替える為のスイッチ用TFTQ1を配置し 、データ配線Sjの電位を、電流出力用TFTQ4のゲート端子へ導くか否かを切り替え る選択用TFTQ14を配置した構成である。

[0242]

上記画素回路構成では、スイッチ用TFTQ1をON状態とし、ソース電極Sjへ電気光 学素子EL1の閾値電圧以下となる電圧を印加し、その電気光学素子EL1をOFF状態 とし、電源配線Vrefより電流出力用TFTQ4を通して、ソース配線Sjへ電流を流 40 すことができる。一方、選択用TFTQ14をON状態とし、電流出力用TFTQ4のゲ ート端子へデータ配線Tjの電位を与えることができる。

[0243]

そこで、電気光学素子 EL 1 を暗輝度状態とするとき、ソース配線 S j から電流を引き出 し、ソース電極Sjへ電気光学素子EL1の閾値電圧以下となる電圧を印加し、データ配 線TiへOFF電位を印加すれば、電気光学素子EL1の輝度を完全に暗状態とできて好 ましい。

[0244]

上記構成においても、電気光学素子EL1はダイオード型の非対称電流特性を持つことが 好ましい。

[0 2 4 5]

図29はそのような電気光学素子EL1を用いた図17の画素回路構成のためのソースドライバ回路の出力端回路Djである。

[0246]

図29の出力端回路D j は図17の電流ドライブ回路P j と画素A i j との間に位置し、電流ドライブ回路P j の出力電流端(ソース配線S j の一端)に接続されている端子 I j を有している。

[0.24.7]

出力端回路D j は、データ配線T j と、第1の電位配線の電位であるO F F電位V H との間にスイッチ用T F T (第3のスイッチング素子) Q30を配置し、データ配線T j にコ 10 ンデンサ (第2のコンデンサ) C10の一方の端子を接続し、そのコンデンサC10の他方端子とソース配線S j との間にスイッチ用T F T (第4のスイッチング素子) Q32を配置し、そのコンデンサC10の他方端子と、第2の電位配線の電位である補償電位V X との間にスイッチ用T F T (第5のスイッチング素子) Q31を配置する。そして、スイッチ用T F T Q30のゲート端子に制御配線E j を、スイッチ用T F T Q31のゲート端子に制御配線D j を接続する。

[0248]

この制御配線 E_j , C_j , B_j によるスイッチ用TFTQ30, Q31, Q32のON/OFFタイミングをゲート配線 G_i のON/OFFタイミングと共に示したのが図30である。

20

[0249]

また、このとき図29の各電圧測定ポイントVa, Vb, Vcの電位をシミュレーションした結果を図31に示す。なお、図29の電圧測定ポイントVaの電位はコンデンサC10の他方端子(スイッチ用TFTQ31,Q32と繋がる方の端子)の電位であり、電圧測定ポイントVbの電位は電流出力用TFTQ4のゲート端子電位であり、電圧測定ポイントVcの電位は電流出力用TFTQ4のドレイン端子電位である。

[0250]

また、図31には、電圧測定ポイントVa, Vb, Vc の各電位につき、TFTの閾値電圧および移動度の設計値の上限/中心値/下限を表1のように組み合わせて、3通りずつシミュレーションした結果を曲線で示してある。この3通りのシミュレーションは、表1に示すように、このようなTFT の特性パラッキにより、電気光学素子EL1に流れる駆動電流となる出力端回路Dj の出力電流がIoled(1), Ioled(2), Ioled(3)というように異なることに対応して行われたものである。図31では、出力電流Ioled(1), Ioled(2), Ioled(3)の順に、電圧測定ポイントVa についてはVa (1) Va (2), Va (3)が、電圧測定ポイントVb についてはVb (1), Vb (2), Vb (3)が、電圧測定ポイントVc についてはVc (1), Vc (2), Vc (3)が、それぞれ対応している。

[0251]

【表1】

	Ioled(1)	Ioled(2)	Ioled(3)
閥値電圧	平均值	下限	上限
移動度	平均值	下限	上限

40

[0252]

以下に、この図29の出力端回路Dj及び画素回路Aijの動作を図29ないし図31を用いて説明する。なお、図31には、ゲート配線Gi、制御配線Cj, Ej, Bjの電位変化もグラフに収まる範囲で示されている。

[0253]

図30の時間0~5t1が選択期間であり、時間t1~5t1の間(図31では時間1. 22ms~1.30msの期間)にゲート配線Giがハイ状態となり(時間t1でロー状 50

態からハイ状態に立ち上がり、時間5t゚゚1でハイ状態からロー状態に立ち下がる)、スイ ッチ用TFTQ1、選択用TFTQ14が導通状態となる。そして、時間t1~2t1の 間(図31では時間1.22ms~1.24msの期間)に制御配線Cj, Ejがハイ状 態となり(時間t1でロー状態からハイ状態に立ち上がり、時間2t1でハイ状態からロ ー状態に立ち下がる)スイッチ用TFTQ30,Q31が導通状態となる。

[0254]

この結果、データ配線TiはOFF電位VHとなり、選択用TFTQ14を通して電圧測 定ポイントVbの電位(電流出力用TFTQ4のゲート端子電位)もOFF電位VHとな る。また、電圧測定ポイントVaの電位 (コンデンサC10の他方端子電位) は補償電位 VXとなる。

[0255]

図31ではVH=16V、VX=9Vに設定しており、電圧測定ポイントVbの電位が1 6V、電圧測定ポイントVaの電位が9Vとなっている。

[0256]

次に、時間3t1~4t1の間(図31では時間1.26ms~1.28msの期間)に 制御配線Bjがハイ状態となり(時間3t1でロー状態からハイ状態に立ち上がり、時間 4 t 1 でハイ状態からロー状態に立ち下がる) スイッチ用TFTQ32が導通状態となる

[0257]

この結果、電圧測定ポイントVcの電位(電流出力用TFTQ4のドレイン端子電位)と 20 電圧測定ポイントVaの電位(コンデンサC10の他方端子電位)とは一致する。

[0258]

また、データ配線TjにはコンデンサC1.C10しか繋がっていない状態となるので、 このデータ配線Tjの電荷は保持される。本実施の形態ではC1=1pF、C10=10 pFとしてコンデンサC10の両端の電位差が余り変化しないよう設定したので、図31 に示すように電圧測定ポイントVbの電位と電圧測定ポイントVcの電位との差は、先の OFF電位VHと補償電位VXとの差とほぼ等しい状態を維持する。

[0259]

この結果、ソースドライバ回路から設定された電流を引き出す状態では、電圧測定ポイン トVcの電位は電圧測定ポイントVbの電位よりVH-VX (図31では16V-9V= 30 7 V) 低く設定される。

[0 2 6 0]

この電圧測定ポイントVcの電位が電気光学素子EL1の陽極に印加されるので、電気光 学素子EL1を殆ど電流が流れない状態とすることができる。そして、電気光学素子EL 1へ電流が流れることに依る電流出力用TFTQ4の出力電流のバラツキを抑制できるの で好ましい。

[0 2 6 1]

なお、時間1.32ms~1.38msでは、ハイ状態とロー状態との切り替わりは制御 配線Cj,Ej,Bjのみが時間1.22ms~1.28msと同様に繰り返される。

[0262]

その結果、図32のシミュレーション結果に示すように、電流出力用TFTQ4の特性バ ラツキの影響を抑えた出力電流を得ることができる。図32には、表1の出力電流Ioled (1), Ioled(2), Ioled(3)の値がシミュレーション結果として示されている。

[0 2 6 3]

なお、図32に示すシミュレーション結果は、1.2ms~2.3msの間、電流ドライ プ回路Pjから0.2μAを流し、その後1.1ms毎に電流値を0.1μAづつ増加さ せ、8. 9 m s ~ 1 0 m s の間 0. 9 μ A とした後 0 として、その後再度 1. 1 m s 毎に 電流値を 0. 1 μ Α ずつ増加させた結果である。

[0264]

図32で電流値が10%程度ばらつくが、図27の回路構成に比べスイッチ用TFTQ2 50

を用いない分、ボトムエミッション構成(TFTを形成したガラス基板側から光を取り出 す構成) において、画素内の有機ELの面積を多く取れるので好ましい。

[0 2 6 5]

なお、画素内の有機ELの面積が多いほど、有機ELを形成した部分の単位面積当たり発 光輝度を低くできるので、有機ELの劣化を抑え、輝度半減寿命を長くする効果があり好 ましい。

[0266]

図29の構成によれば、コンデンサC10へ電荷を貯めることで、ソース配線Sjとデー タ配線Tiとの間に電位差を発生できる。その結果、電流出力用TFTQ4へ所望の電流 を流すときのデータ配線Tjの電位を適切に設定できる。その結果、電流出力用TFTQ 10 4の出力電流のバラツキを抑えられるので好ましい。

[0 2 6 7]

「実施の形態6]

本発明のさらに他の実施の形態について、図20および図21に基づいて説明すれば以下 の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する 構成要素については同一の符号を付し、その説明を省略する。

[0268]

ところで、電気光学素子として有機ELを用いた場合、有機ELの電流-発光輝度特性が 時間と共に変化する(輝度が下がる)という問題がある。このような課題解決のための手 段としても本発明の画素回路構成を応用できる。

[0269]

The state of the s

この場合、図20の画素回路構成Aijに示すように、画素にコンデンサC3と受光用T FTQ11とから構成される受光素子を追加すればよい。

[0270]

この画素回路構成Aijの動作は、図21に示すように制御配線Wiをハイ状態として、 スイッチ用TFTQ2をOFF状態とし、スイッチ用TFTQ1をON状態として、選択 期間を始める。このとき、ゲート配線Giもハイ状態とし、選択用TFTQ10をON状 態とし、制御配線Eiもハイ状態とし、スイッチ用TFTQ11もON状態とする。そし て、ソース配線Sjに電流出力用TFTQ4のOFF電位を印加し、コンデンサC3にそ のOFF電位を貯める。

[0271]

次に、制御配線Eiをロー状態とし、受光用TFTQ11をOFF状態とする。

その後、電源配線Vrefより電流出力用TFTQ4、スイッチ用TFTQ1、ソース配 線Siを通して図示しない電流ドライブ回路Pjに電流を流す。このとき、電流ドライブ 回路Pjの電流駆動用TFTQ9は定電流モードなので、ソース配線Sjに繋がる電流出 力用TFTQ4のゲート電位は電流出力用TFTQ4がその電流を流すよう設定される。

[0273]

この後、ゲート配線Giがロー状態となり、選択用TFTQ10がOFF状態となる。更 に、制御配線Wiがロー状態となり、スイッチ用TFTQ1がOFF状態となり、スイッ 40 チ用TFTQ2がON状態となり、選択動作が終了する。

[0274]

この後表示期間の間、電気光学素子EL1より発光した光が受光用TFTQ11に入射す る。SiTFTは光を受光することでOFF状態の電流値が変化するので、この受光した 光に比例してコンデンサC3の電荷がコンデンサC1へ移動する。

[0275]

その結果、コンデンサC1の電位がOFF電位VHに向け変化する。このとき、電気光学 素子EL1より発光した光が多いほど、コンデンサC1の電位がOFF電位VHに向け早 く変化する。従って、有機ELの電流-輝度特性が良い初期状態では、コンデンサC1の 電位が早くOFF電位VHに向け変化し、表示期間の途中で電流出力用TFTQ4がOF 50

F状態となる。一方、有機ELの電流-輝度特性が悪い経年変化後の状態では、表示期間の最後にやっと電流出力用TFTQ4がOFF状態となる程度になる。

[0276]

従って、初期状態では高輝度×短時間発光となり、経年変化後では低輝度×長時間発光と ……なり、その表示期間の積分輝度がある程度一定となる。

[0277]

このことにより、有機ELの特性劣化に依らず均一な表示が得られるので、好ましい。

[0278]

なお、このように発光した光によるTFT素子特性への影響があるので、図20の受光用TFTQ11以外のTFTQ1,Q2,Q4,Q10には電気光学素子の発光による影響 ¹⁰が出ないよう、TFTの上に遮光層を設けると良い。この遮光層としては、TFTプロセスで標準的に用いられている配線用電極膜などが好ましい。

[0279]

また、ソース配線Sjやゲート配線Giの上にも電気光学素子EL1を形成できるように、それら配線やTFTと電気光学素子EL1との間に平坦化絶縁膜を形成すると良い。

[0280]

このことにより、ソース配線Sjやゲート配線GiやTFTの周辺の上にも電気光学素子が形成できるので、発光面積が大きく取れる。その結果、比較的小さな電圧で駆動しても必要な輝度が取れるので、特性劣化を緩和することができる。

[0281]

また、この平坦化絶縁膜を屈折率の異なる複数の材料で作成することで、乱反射等を起こし、光の取り出し効率を上げることができる。特に、レンズのような形状を形成すると更に良い。

[0282]

また、これら電気光学素子の表面や周辺に熱伝導率の良い膜を形成することで、取り出せない光や熱による温度上昇を平均化できて好ましい。

[0283]

更に、上記のような画素回路構成は、1画素当たり少ないTFTを用いて必要な階調安定性が得られるので、1画素当たりに使われるTFTを減らし、TFT不良によるパネル歩留まり率をアップする効果がある。

[0284]

電気光学素子として有機ELを用いる場合、この温度上昇により輝度上昇が見られる。しかし、同時にパネルの消費電流も増えるので、パネルの電源電流をモニタし、その上昇に合わせて電圧降下するような電源回路構成が好ましい。簡単には電源ラインに抵抗のような電流が増えれば電圧ドロップが増える素子を付ける構成である。その他、表示パターン毎に電流容量を変える構成も好ましい。

[0285]

最後に、図22に画素Aijの配線構成の概念図を示す。ソース配線Sj、ゲート配線Gi、および電源配線Vrefに囲まれた領域内にTFT回路領域および透明電極領域が設けられている。

[0286]

【発明の効果】

本発明の表示装置は、以上のように、1つの定電流源を備え、上記ドライブ回路は、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御し、各上記画素に対して上記駆動制御可能期間外に上記定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。

[0287]

それゆえ、上記ドライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定 50

20

30

できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTF TやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばら つくのを防止することができる表示装置を提供することができるという効果を奏する。

[0288]

さらに本発明の表示装置は、以上のように、上記電気光学素子に上記駆動電流が流れる電流駆動期間は、一定期間内に設けられた複数の期間の選択的な組み合わせにより長さが決定される構成である。

[0289]

それゆえ、一定期間において、ドライブ回路から伝達される駆動電流値で定められる階調数よりも多階調で表示を行うことができるという効果を奏する。

[0290]

さらに本発明の表示装置は、以上のように、上記画素は、上記電気光学素子の電流駆動時に上記駆動電流を生成して上記電気光学素子に流す第1のアクティブ素子と、上記駆動制御可能期間に上記ドライブ回路から伝達された上記駆動電流を上記電流駆動時に上記第1のアクティブ素子に生成させるために上記第1のアクティブ素子に印加する電圧条件を保持する第1のコンデンサと、上記駆動制御可能期間に、導通状態となることにより上記ドライブ回路から上記第1のアクティブ素子に上記駆動電流を伝達させて上記第1のアクティブ素子に上記電圧条件を生成させ、上記電圧条件の生成後に遮断状態となることにより上記電圧条件を上記第1のコンデンサに保持させる第2のアクティブ素子と、導通状態となることにより上記画素を上記第1のコンデンサに保持させる第2のアクティブ素子と、導通状態となることにより上記画素を上記第1のコンデンサに保持させる第1のスイッチング素子とを備えている構成である。

[0291]

それゆえ、ドライブ回路から伝達された駆動電流で電気光学素子を駆動することができるという効果を奏する。

[0292]

さらに本発明の表示装置は、以上のように、上記第1のアクティブ素子による上記電圧条件の生成に必要な電位を、上記第1のスイッチング素子を介さずに、導通状態にある上記第2のアクティブ素子を介して上記第1のアクティブ素子に伝達するように設けられた第3の配線を備えており、上記第1のスイッチング素子は、導通状態となることによって、上記第1の配線を上記電気光学素子の上記駆動電流の流入側端子に接続する構成である。

[0293]

それゆえ、電気光学素子が閾値電圧を有するダイオード型の電気光学素子であってこれを 暗輝度状態にしたいとき、第3の配線から第2のアクティブ素子を介して第1のアクティ ブ素子に第1のアクティブ素子が遮断状態となるような電位を伝達し、第1の配線から第 1のスイッチング素子を介して電気光学素子の駆動電流流入側端子に、電気光学素子に印 加される電圧が閾値電圧以下となるような電位を伝達することにより、電気光学素子を完 全に暗状態とすることができるという効果を奏する。

[0294]

さらに本発明の表示装置は、以上のように、第1のスイッチング素子の導通状態および遮 40 断状態を決める電位を伝達する第4の配線を備えている構成である。

[0295]

それゆえ、第1のコンデンサが電圧条件を保持するまでに、生成された電圧が電圧条件から第1のスイッチング素子のスイッチングによって変化してしまうという悪影響を回避し、第1のコンデンサが電圧条件を保持した後に第1のスイッチング素子を遮断状態とすることを確実に行うことができるという効果を奏する。

[0296]

また、第4の配線を備えていることによって、電気光学素子の電流駆動を行っている最中に第1のアクティブ素子を遮断状態とするような電位を第2のアクティブ素子または第1のスイッチング素子に伝達することにより、電気光学素子の電流駆動期間の長さを制御す

20

10

30

ることができるという効果を奏する。

[0297]

さらに本発明の表示装置は、以上のように、上記第1のアクティブ素子から上記電気光学素子へ上記駆動電流が流れる経路の導通および遮断を行う第2のスイッチング素子を備えている構成である。

[0298]

それゆえ、電気光学素子が閾値電圧を有するダイオード型の素子でなくても容易に電流**駆**動を行うことができるという効果を奏する。

[0299]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域 10 に設けられた、電流駆動型の電気光学素子を有する画素を、上記第2の配線の電位状態によって上記画素が駆動制御可能となる駆動制御可能期間に上記第1の配線を介して駆動制御するドライブ回路であって、上記電気光学素子を電流駆動するための駆動電流を生成して上記駆動制御可能期間に上記第1の配線を介して上記画素に伝達することにより上記画素を駆動制御するドライブ回路を備えた表示装置であり、上記ドライブ回路は、各上記画素に対して上記駆動制御可能期間外に1つの定電流源から出力される定電流を用いて上記ドライブ回路内部に上記駆動電流が流れる回路状態を生成して保持し、上記駆動制御可能期間に、保持した上記回路状態で上記駆動電流を生成する構成である。

[0300]

それゆえ、上記ドライブ回路の駆動電流を1つの定電流源を用いて設定するので、上記ド 20 ライブ回路の出力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果上記ドライブ回路の出力電流のバラツキを抑えられる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。

[0301]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第1の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置し、上記第1のスイッチング素子の制御端子に第4の配線を接続した構成である。

[0302]

それゆえ、第1のスイッチング素子と第2のアクティブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通して第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる。また、第1のスイッチング素子を非導通状態とする前に上記第2のアクティブ素子を非導通状態とすることで、上記電位を保持できる。従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出力特性をその定電流値でバラッキが少なくなるよう設定できる。その結果、電気光学素子の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成することを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表示装置を提供することができるという効果を奏する。

[0303]

また、本発明の表示装置は、以上のように、第1の配線と第2の配線とが交差する各領域に電気光学素子を有する表示装置であって、上記第1の配線と並行して第3の配線を配置し、上記電気光学素子と第1のアクティブ素子とを直列に配置し、上記第1のアクティブ素子の制御端子に第1のコンデンサを接続し、上記第3の配線と上記第1のコンデンサとの間に第2のアクティブ素子を配置し、上記第1のアクティブ素子の電流出力端子と上記第1の配線との間に第1のスイッチング素子を配置した構成である。

それゆえ、第1の配線と第3の配線とを繋ぎ、第1のスイッチング素子と第2のアクティ ブ素子とを導通状態とし、第1のアクティブ素子から上記第1のスイッチング素子を通し て第1の配線へ所定電流を流すことで上記第1のコンデンサへ保持する電位を生成できる 。従って、電気光学素子の電流駆動用のドライブ回路に、1つの定電流源から出力される 定電流を用いて上記所定電流を流すようなドライブ回路を用いれば、該ドライブ回路の出 力特性をその定電流値でバラツキが少なくなるよう設定できる。その結果、電気光学素子 の電流駆動用のドライブ回路を、低温ポリシリコンTFTやCGシリコンTFTで構成す ることを可能としながら各ソース配線間で電流値がばらつくのを防止することができる表 示装置を提供することができるという効果を奏する。

[0305]

また、第1の配線と第3の配線とを分離し、第1のスイッチング素子と第2のアクティブ 素子とを導通状態とし、第3の配線に所定の電位を印加することで上記第1のアクティブ 素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を 充分小さくできるという効果を奏する。

[0306]

また、上記表示装置は、特に、上記画素回路構成で、上記電気光学素子と第1のアクティ ブ素子との間に第2のスイッチング素子を配置した構成である。

[0307]

それゆえ、電気光学素子の特性によらず、上記第1のアクティブ素子の出力電流を第1の 20 配線へ導けるので、上記第1の配線と第3の配線との間を導通状態としたとき、第1のア クティブ素子が所望の電流を流すよう、その電流制御端子電位を設定できる。その結果、 第1のアクティブ素子の出力電流のバラツキを抑えられるという効果を奏する。

[0308]

また、第1の配線と第3の配線との間を非導通状態とし、第3の配線へ所定の電圧を印加 することで第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素 子の非導通状態での電流値を充分小さくできるという効果を奏する。

[0309]

また、上記表示装置は、特に、上記第2のスイッチング素子の制御端子に第4の配線を接 続した構成である。

[0310]

それゆえ、第4の配線の電位状態により、第1のアクティブ素子の導通および遮断とは独 立に第2のスイッチング素子を導通および遮断することができるので、第1のアクティブ 素子の制御端子電位を保持させたまま、電気光学素子の消光動作を行うことができる。

[0311]

また、上記表示装置は、上記表示装置用にドライバ回路の出力端には、第3の配線に第2 のコンデンサを接続し、第3の配線と第1の電位配線との間に第3のスイッチング素子を 配置し、上記第2のコンデンサと第1の配線との間に第4のスイッチング素子を配置し、 上記第2のコンデンサと第2の電位配線との間に第5のスイッチング素子を配置した構成 を用いる。

[0312]

それゆえ、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線との間に電 位差を発生できる。その結果、上記第1のアクティブ素子へ所望の電流を流すときの第3 配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電流のバラ ツキを抑えられるという効果を奏する。

[0313]

本発明の表示装置の第1の画素回路構成は、第1のアクティブ素子から第1のスイッチン グ素子を通して第1の配線へ所定電流を流すことで第1のコンデンサへ保持する電位を生 成できる。また、第2のアクティブ素子を非導通状態とすることで、上記電位を保持でき る。その後、上記第1のスイッチング素子を非導通状態とすることで、上記第1のアクテ 50

ィブ素子から上記電気光学素子へ所定の電流を流すことができる。

[0314]

このことにより、上記第1のアクティブ素子が所定電流を流している状態の電位を上記第 1のコンデンサで保持できるので、その出力電流値のバラツキを抑制できて好ましい**。**

[0315]

本発明の表示装置の第2の画素回路構成は、第1の配線と第3の配線とを繋ぎ、所定の電流値を流すことで上記第1のアクティブ素子の電流値を設定できる。また、第1の配線と第3の配線とを分離し、第3の配線に所定の電位を印加することで上記第1のアクティブ素子を非導通状態とできる。この結果、第1のアクティブ素子の非導通状態での電流値を充分小さくできるので好ましい。

[0316]


また上記第2の画素回路構成用のソースドライバ出力端回路は、第2のコンデンサへ電荷を貯めることで、第1の配線と第3の配線との間に電位差を発生できる。その結果、上記第1のアクティブ素子(TFT素子)へ所望の電流を流すときの第3配線の電位を適切に設定できる。その結果、上記第1のアクティブ素子の出力電流のバラツキを抑えられるので好ましい。


【図面の簡単な説明】


- 【図1】本発明の第1の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の等 価回路を示す回路図である。
 - 【図2】図1の回路の動作を示す第1のタイミング図である。
 - 【図3】図1の回路の動作を示す第2のタイミング図である。
 - 【図4】図1の回路の動作を示す第3のタイミング図である。
- 【図5】本発明の第2の実施の形態に係る表示装置の電流ドライブ回路の等価回路を示す 回路図である。
- 【図 6 】本発明の第 2 の実施の形態に係る表示装置の他の電流ドライブ回路の等価回路を示す回路図である。
- 【図7】本発明の第3の実施の形態に係る表示装置の駆動方法を示す第1のタイミング図である。
- 【図8】本発明の第3の実施の形態に係る表示装置の駆動方法を示す第2のタイミング図である。
- 【図9】本発明の第4の実施の形態に係る表示装置の画素回路の等価回路を示す第1の回路図である。
- 【図10】図9の回路の動作を示すタイミング図である。
- 【図11】動画偽輪郭の第1の発生状況を示す第1の動画偽輪郭図である。
- 【図12】動画偽輪郭の第2の発生状況を示す第2の動画偽輪郭図である。
- 【図13】本発明の第4の実施の形態に係る表示装置の画素回路の等価回路を示す第2の 回路図である。
- 【図14】本発明の第4の実施の形態に係る表示装置の他の画素回路の等価回路を示す第 3の回路図である。
- 【図15】本発明の第4の実施の形態に係る表示装置の他の画素回路の等価回路を示す第 404の回路図である。
- 【図16】図15の走査タイミングを示すタイミング図である。
- 【図17】本発明の第5の実施の形態に係る表示装置の電流ドライブ回路及び画素回路の 等価回路を示す回路図である。
- 【図18】図17の回路の動作を示すタイミング図である。
- 【図19】本発明の第5の実施の形態に係る表示装置の他の電流ドライブ回路及び画素回路の等価回路を示す回路図である。
- 【図 2 0 】 本発明の第 6 の実施の形態に係る表示装置の画素回路の応用例の等価回路を示す回路図である。
- 【図21】図20の回路の動作を示すタイミング図である。


20


```
【図22】画素の配線構成の平面図である。
【図23】従来の有機ELによる第1の画素回路の等価回路を示す回路図である。
【図24】従来の有機ELによる第2の画素回路の等価回路を示す回路図である。
【図25】従来の有機ELによる第3の画素回路の等価回路を示す回路図である。
【図26】従来の有機ELによる第4の画素回路の等価回路を示す回路図である。
【図27】本発明の第5の実施の形態に係る表示装置のさらに他の画素回路の等価回路を
示す回路図である。
【図28】本発明の第5の実施の形態に係る表示装置のさらに他の画素回路の等価回路を
示す回路図である。
【図29】本発明の第5の実施の形態に係る表示装置のソースドライバ回路出力端回路の 10
等価回路を示す回路図である。
【図30】図29の回路の動作を示すタイミング図である。
【図31】図29の回路動作をシミュレーションしたタイミング図である。
【図32】図29の回路出力電流をシミュレーションした結果である。
【符号の説明】
          画素
Aii
          電流ドライブ回路
Рi
          スイッチ用TFT (第1のスイッチング素子)
Q 1
Q 2
          スイッチ用TFT (第2のスイッチング素子)
          選択用TFT (第2のアクティブ素子)
Q 3
          電流出力用TFT(第1のアクティブ素子)
Q 4
          選択用TFT(第2のアクティブ素子)
Q 1 0
Q14
          選択用TFT(第2のアクティブ素子)
          コンデンサ (第1のコンデンサ)
C 1
EL1
          電気光学素子
          ソース配線(第1の配線)
Sj
Gi
          ゲート配線 (第2の配線)
          データ配線(第3の配線)
Тj
             制御線 (第4の配線)
Ei, Wi
          定電流源
Icon
          コンデンサ (第2のコンデンサ)
C 1 0
          スイッチ用TFT(第3のスイッチング素子)
Q 3 0
          スイッチ用TFT (第5のスイッチング素子)
Q 3 1
Q 3 2
          スイッチ用TFT(第4のスイッチング素子)
```




























【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】









【図23】




【図24】







[図26]




【図27】




【図28】





【図29】



【図30】







フロントページの続き (51)Int.Cl.'

FI -

テーマコード (参考)

G 0 9 G 3/20 6 4 1 A G 0 9 G 3/20 6 4 1 D H 0 5 B 33/14 A

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.